JPH01227525A - Ｄ／ａ変換装置 - Google Patents
Ｄ／ａ変換装置Info
- Publication number
- JPH01227525A JPH01227525A JP5396988A JP5396988A JPH01227525A JP H01227525 A JPH01227525 A JP H01227525A JP 5396988 A JP5396988 A JP 5396988A JP 5396988 A JP5396988 A JP 5396988A JP H01227525 A JPH01227525 A JP H01227525A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- digit
- low order
- resistance
- voltage divider
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005513 bias potential Methods 0.000 abstract description 5
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、Ｄ／Ａ変換装置に関し、特に抵抗分圧方式の
Ｄ／Ａ変換装置に関する。
Ｄ／Ａ変換装置に関する。
従来、この種の抵抗分圧方式のＤ／Ａ変換装置は、入力
されたデジタルデータを上位桁と下位桁に分割し、夫々
異なるＤ／Ａ変換器に入力して、夫々のＤ／Ａ変換器の
抵抗分圧器によりデジタルデータに応じたアナログデー
タな得て、上位桁と下位桁のアナログデータの相対比を
とった上で加算し、１つのアナログデータを出力させて
いた。
されたデジタルデータを上位桁と下位桁に分割し、夫々
異なるＤ／Ａ変換器に入力して、夫々のＤ／Ａ変換器の
抵抗分圧器によりデジタルデータに応じたアナログデー
タな得て、上位桁と下位桁のアナログデータの相対比を
とった上で加算し、１つのアナログデータを出力させて
いた。
第２図に従来の抵抗分圧方式の１６ｂｉｔ Ｄ／Ａ変
換装置を示す、ＡＯ〜Ａ１５は、デジタルデータの入力
端子であり、入力端子ＡＯ〜Ａ７に入力されたデジタル
データは下位桁デコーダに入力され、入力端千人８〜Ａ
１５に入力されたデジタルデータは上位桁デコーダに入
力される。下位桁デコーダ２と上位桁デコーダ１はそれ
ぞれ８ｂｉｔのデジタル入力をデコードする為、それぞ
れ２１＝２５６本の出力信号線を持ち、下位桁デコーダ
２の出力信号線２５６本は、下位桁Ｄ／Ａ変換器４に接
続され、上位桁デコーダ１の出力信号線２５６本は、上
位桁Ｄ／Ａ変換器３に接続される。
換装置を示す、ＡＯ〜Ａ１５は、デジタルデータの入力
端子であり、入力端子ＡＯ〜Ａ７に入力されたデジタル
データは下位桁デコーダに入力され、入力端千人８〜Ａ
１５に入力されたデジタルデータは上位桁デコーダに入
力される。下位桁デコーダ２と上位桁デコーダ１はそれ
ぞれ８ｂｉｔのデジタル入力をデコードする為、それぞ
れ２１＝２５６本の出力信号線を持ち、下位桁デコーダ
２の出力信号線２５６本は、下位桁Ｄ／Ａ変換器４に接
続され、上位桁デコーダ１の出力信号線２５６本は、上
位桁Ｄ／Ａ変換器３に接続される。
上位桁Ｄ／Ａ変換器３のアナログ出力と下位桁Ｄ／Ａ変
換器４のアナログ出力は加算器６に接続され、その加算
された出力は、出力端子Ｂ１に接続される構成となって
いた。
換器４のアナログ出力は加算器６に接続され、その加算
された出力は、出力端子Ｂ１に接続される構成となって
いた。
上述した従来のＤ／Ａ変換装置の下位桁Ｄ／Ａ変換器４
のフルスケールの値は、上位桁Ｄ／Ａ変換装置３の約１
［：ＬＳＢＥ分である。
のフルスケールの値は、上位桁Ｄ／Ａ変換装置３の約１
［：ＬＳＢＥ分である。
例えば、バイアス電源５が、５〔ｖ〕の場合には、上位
桁Ｄ／Ａ変換器３の１ （：ＬＳＢ）は、下位桁Ｄ／Ａ
変換器４のフルスケールに等しく、この値は、５〔Ｖ〕
÷２”；１９ＣｍＶ］である。
桁Ｄ／Ａ変換器３の１ （：ＬＳＢ）は、下位桁Ｄ／Ａ
変換器４のフルスケールに等しく、この値は、５〔Ｖ〕
÷２”；１９ＣｍＶ］である。
一方、下位桁Ｄ／Ａ変換器４の１ （ＬＳＢ〕は１９［
：ｍＶ］÷２”＃７６（μＶ〕となる。従って、下位桁
のＤ／Ａ変換器４の直列抵抗の精度を、測定する場合に
、１ ［：ＬＳＢ：］が７６〔μＶ〕と極めて小さい為
、ノイズ等の影響を受は易く、正確な値を測定し難いと
共に、測定に時間がかかるという欠点を有する。
：ｍＶ］÷２”＃７６（μＶ〕となる。従って、下位桁
のＤ／Ａ変換器４の直列抵抗の精度を、測定する場合に
、１ ［：ＬＳＢ：］が７６〔μＶ〕と極めて小さい為
、ノイズ等の影響を受は易く、正確な値を測定し難いと
共に、測定に時間がかかるという欠点を有する。
本発明は、下位桁Ｄ／Ａ変換器の直列接続された抵抗を
、ノイズ等の影響を受けずに正確に測定することが出来
るＤ／Ａ変換装置を提供することを目的とする。
、ノイズ等の影響を受けずに正確に測定することが出来
るＤ／Ａ変換装置を提供することを目的とする。
本発明のＤ／Ａ変換装置は、入力されたデジタルデータ
なデコードする上位桁デコーダ及び、下位桁デコーダと
、複数の単位抵抗の直列回路からなる抵抗分圧器によっ
てこれらデコーダによってデコードされたデータに応じ
たアナログデータ値を生成する上位桁Ｄ／Ａ変換器及び
、下位桁Ｄ／Ａ変換器と、これら、上位桁Ｄ／Ａ変換器
と、下位桁Ｄ／Ａ変換器のアナログ出力を加算する加算
器と、上位桁および下位桁Ｄ／Ａ変換器の抵抗分圧器か
らなる直列回路と下位桁Ｄ／Ａ変換器の抵抗分圧器とに
バイアス電位の印加を切り換えるスイッチング素子と、
スイッチング素子の０Ｎ１０ＦＦを制御する制御回路と
を有している。
なデコードする上位桁デコーダ及び、下位桁デコーダと
、複数の単位抵抗の直列回路からなる抵抗分圧器によっ
てこれらデコーダによってデコードされたデータに応じ
たアナログデータ値を生成する上位桁Ｄ／Ａ変換器及び
、下位桁Ｄ／Ａ変換器と、これら、上位桁Ｄ／Ａ変換器
と、下位桁Ｄ／Ａ変換器のアナログ出力を加算する加算
器と、上位桁および下位桁Ｄ／Ａ変換器の抵抗分圧器か
らなる直列回路と下位桁Ｄ／Ａ変換器の抵抗分圧器とに
バイアス電位の印加を切り換えるスイッチング素子と、
スイッチング素子の０Ｎ１０ＦＦを制御する制御回路と
を有している。
本発明によれば、デコーダによりデコードされたデジタ
ルデータに応じたアナログデータな生成する抵抗分圧器
と、その抵抗分圧器の所定の抵抗接続点と所定の電圧端
子との間に接続されたスイッチとを具備するＤ／Ａ変換
装置も得られる。
ルデータに応じたアナログデータな生成する抵抗分圧器
と、その抵抗分圧器の所定の抵抗接続点と所定の電圧端
子との間に接続されたスイッチとを具備するＤ／Ａ変換
装置も得られる。
次に本発明について図面を参照して説明する。
第１図に、本発明の一実施例を示す。ＡＯ〜Ａ１５は、
デジタルデータの入力端子であり、入力されたデジタル
データなデコードする上位桁デコーダ１及び、下位桁デ
コーダ２とこれらデコーダによって、デコードされたデ
ータに応じたアナログデータ値を生成する複数の単位抵
抗の直列接続によって構成される抵抗分圧器を有する、
上位桁Ｄ／Ａ変換器３及び、下位桁Ｄ／Ａ変換器４とこ
れら上位桁Ｄ／Ａ変換器３と、下位桁変換器４のアナロ
グ出力を加算する加算器６と、前記下位Ｄ／Ａ変換器４
の抵抗分圧器にバイアス電位を印加する為のスイッチ８
とスイッチ８を制御する為のテスト制御回路Ｑ１から構
成されている。
デジタルデータの入力端子であり、入力されたデジタル
データなデコードする上位桁デコーダ１及び、下位桁デ
コーダ２とこれらデコーダによって、デコードされたデ
ータに応じたアナログデータ値を生成する複数の単位抵
抗の直列接続によって構成される抵抗分圧器を有する、
上位桁Ｄ／Ａ変換器３及び、下位桁Ｄ／Ａ変換器４とこ
れら上位桁Ｄ／Ａ変換器３と、下位桁変換器４のアナロ
グ出力を加算する加算器６と、前記下位Ｄ／Ａ変換器４
の抵抗分圧器にバイアス電位を印加する為のスイッチ８
とスイッチ８を制御する為のテスト制御回路Ｑ１から構
成されている。
前記、本発明の回路は、従来例、第２図の回路と全く同
じ、動作をし、かつ、テスト制御回路Ｑ１よりスイッチ
８がＯＮするように信号を加えれば、下位側Ｄ／Ａ変換
器４の抵抗分圧器の抵抗（ｒｌ−ｒ２−・・・−］２５
５−］２５６）にバイアス電源端子５より電圧が印加さ
れ、ノイズ等の影響を受けずに容易に抵抗の精度を正確
に測定することが出来る。
じ、動作をし、かつ、テスト制御回路Ｑ１よりスイッチ
８がＯＮするように信号を加えれば、下位側Ｄ／Ａ変換
器４の抵抗分圧器の抵抗（ｒｌ−ｒ２−・・・−］２５
５−］２５６）にバイアス電源端子５より電圧が印加さ
れ、ノイズ等の影響を受けずに容易に抵抗の精度を正確
に測定することが出来る。
また、上位側Ｄ／Ａ変換器３の抵抗分圧器の抵抗の測定
を行なう場合にはテスト制御回路Ｑｌによりスイッチ８
をＯＦＦとして、従来通り上位桁および下位桁Ｄ／Ａ変
換器の抵抗分圧器からなる直列回路（ｒ １−ｒ ２−
”−ｒ ２５６−Ｒ１＝−Ｒ２５５−Ｒ２５６）にバイ
アス電位が印加される。
を行なう場合にはテスト制御回路Ｑｌによりスイッチ８
をＯＦＦとして、従来通り上位桁および下位桁Ｄ／Ａ変
換器の抵抗分圧器からなる直列回路（ｒ １−ｒ ２−
”−ｒ ２５６−Ｒ１＝−Ｒ２５５−Ｒ２５６）にバイ
アス電位が印加される。
又、実使用時においては、スイッチ８は、不用意に、下
位桁Ｄ／Ａ変換器４に電圧が印加されることを防止する
入力保護機能を兼ねている。
位桁Ｄ／Ａ変換器４に電圧が印加されることを防止する
入力保護機能を兼ねている。
〔発明の効果〕
以上説明したように、本発明によれば、下位桁Ｄ／Ａ変
換器の両端にバイアス電圧を印加することにより、下位
桁Ｄ／Ａ変換器のフルスケールをバイアス電圧まで拡大
することが出来る。この為下位桁Ｄ／Ａ変換器の抵抗精
度を高精度で測定することか出来る。
換器の両端にバイアス電圧を印加することにより、下位
桁Ｄ／Ａ変換器のフルスケールをバイアス電圧まで拡大
することが出来る。この為下位桁Ｄ／Ａ変換器の抵抗精
度を高精度で測定することか出来る。
又、Ｄ／Ａ変換器の特性を調べる場合、本発明を用いて
まず下位桁Ｄ／Ａ変換器の直線性を測定し、それから下
位桁Ｄ／Ａ変換器と上位桁Ｄ／Ａ変換器の相対精度を測
定し、上位桁Ｄ／Ａ変換器の直線性を測定することによ
って、より高精度な特性の測定が可能になる。
まず下位桁Ｄ／Ａ変換器の直線性を測定し、それから下
位桁Ｄ／Ａ変換器と上位桁Ｄ／Ａ変換器の相対精度を測
定し、上位桁Ｄ／Ａ変換器の直線性を測定することによ
って、より高精度な特性の測定が可能になる。
第１図は本発明のＤ／Ａ変換装置の一実施例、第２図は
従来のＤ／Ａ変換装置である。 ＡＯ〜Ａ１５・・・・・・デジタルデータ入力端子、Ｂ
１・・・・・・アナログデータ出力端子、Ｒ１へＲ２５
６゜ｒ１〜ｒ２５６・・・・・・抵抗、Ｑｌ・・・・・
・テスト制御回路、１・・・上位桁デコーダ、２・・・
・・・下位桁デコーダ、３・・・・・・上位桁Ｄ／Ａ変
換器、４・・・・・・下位桁Ｄ／Ａ変換器、５・・・・
・・バイアス電源端子、６・・・・・・加算器、７・・
・・・・ＭＯＳ）ランジスタ、８・・川・スイッチ。 代理人 弁理士 内 原 音 ８１図
従来のＤ／Ａ変換装置である。 ＡＯ〜Ａ１５・・・・・・デジタルデータ入力端子、Ｂ
１・・・・・・アナログデータ出力端子、Ｒ１へＲ２５
６゜ｒ１〜ｒ２５６・・・・・・抵抗、Ｑｌ・・・・・
・テスト制御回路、１・・・上位桁デコーダ、２・・・
・・・下位桁デコーダ、３・・・・・・上位桁Ｄ／Ａ変
換器、４・・・・・・下位桁Ｄ／Ａ変換器、５・・・・
・・バイアス電源端子、６・・・・・・加算器、７・・
・・・・ＭＯＳ）ランジスタ、８・・川・スイッチ。 代理人 弁理士 内 原 音 ８１図
Claims (1)
- デジタルデータをデコードするデコーダと、該デコーダ
によりデコードされたデジタルデータに応じたアナログ
データを生成する電源間に直列に接続された複数の抵抗
を有する抵抗分圧器と、該抵抗分圧器の所定の中間接続
点と、所定電圧端子との間に接続されたスイッチ手段と
を具備することを特徴とするＤ／Ａ変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5396988A JPH01227525A (ja) | 1988-03-07 | 1988-03-07 | Ｄ／ａ変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5396988A JPH01227525A (ja) | 1988-03-07 | 1988-03-07 | Ｄ／ａ変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01227525A true JPH01227525A (ja) | 1989-09-11 |
Family
ID=12957487
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5396988A Pending JPH01227525A (ja) | 1988-03-07 | 1988-03-07 | Ｄ／ａ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01227525A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0786949A (ja) * | 1993-09-09 | 1995-03-31 | Nec Corp | デジタル・アナログ変換器 |
| US6879174B2 (en) | 2000-09-29 | 2005-04-12 | Sharp Kabushiki Kaisha | Testing method and testing device for semiconductor integrated circuits |
| JP2008236301A (ja) * | 2007-03-20 | 2008-10-02 | Nec Electronics Corp | Ｄ／ａ変換器 |
-
1988
- 1988-03-07 JP JP5396988A patent/JPH01227525A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0786949A (ja) * | 1993-09-09 | 1995-03-31 | Nec Corp | デジタル・アナログ変換器 |
| US6879174B2 (en) | 2000-09-29 | 2005-04-12 | Sharp Kabushiki Kaisha | Testing method and testing device for semiconductor integrated circuits |
| JP2008236301A (ja) * | 2007-03-20 | 2008-10-02 | Nec Electronics Corp | Ｄ／ａ変換器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4357600A (en) | Multislope converter and conversion technique | |
| JPS5948571B2 (ja) | アナログデジタル変換装置 | |
| JP3309380B2 (ja) | ディジタル測定器 | |
| JPH0612879B2 (ja) | 並列比較型アナログ・ディジタル変換器 | |
| JPH01227525A (ja) | Ｄ／ａ変換装置 | |
| GB1476009A (en) | Sensitivity coding circuit for an electronic instrument | |
| JPH03238927A (ja) | ディジタル・アナログ変換器 | |
| JPH04150519A (ja) | ディジタル・アナログ変換器 | |
| JPH0528831Y2 (ja) | ||
| JPS6442924A (en) | Digital/analog converter | |
| JPS6042530Y2 (ja) | アナログ・ディジタル変換装置 | |
| JPS6153830A (ja) | アナログデジタル変換器 | |
| SU1444947A1 (ru) | Аналого-цифровой преобразователь рассогласовани | |
| JPS5854708Y2 (ja) | レンジ切換器 | |
| SU1691964A1 (ru) | Функциональный цифроаналоговый преобразователь | |
| JPS63125021A (ja) | Ａ／ｄ変換器 | |
| JPS61261928A (ja) | Ａ／ｄ変換回路 | |
| JPS5926418Y2 (ja) | ディジタル式数値設定装置 | |
| JPS58107721A (ja) | アナログ・ディジタル変換器 | |
| JPS6117300B2 (ja) | ||
| SU726662A1 (ru) | Аналого-цифровой преобразователь рассогласовани | |
| SU1619315A1 (ru) | Блок кодоуправл емой индуктивности | |
| SU1157522A1 (ru) | Сравнивающее устройство | |
| JPS5860821A (ja) | デジタル−アナログ変換出力装置 | |
| RU2093956C1 (ru) | Аналого-цифровой преобразователь с кодовой отрицательной обратной связью |