JPH01228174A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH01228174A
JPH01228174A JP5467088A JP5467088A JPH01228174A JP H01228174 A JPH01228174 A JP H01228174A JP 5467088 A JP5467088 A JP 5467088A JP 5467088 A JP5467088 A JP 5467088A JP H01228174 A JPH01228174 A JP H01228174A
Authority
JP
Japan
Prior art keywords
region
type
oxide film
gate
radiation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5467088A
Other languages
English (en)
Other versions
JP2676769B2 (ja
Inventor
Mamoru Tanitsu
谷津 守
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63054670A priority Critical patent/JP2676769B2/ja
Publication of JPH01228174A publication Critical patent/JPH01228174A/ja
Application granted granted Critical
Publication of JP2676769B2 publication Critical patent/JP2676769B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置分野に利用される。
本発明は、MO3型半導体装置に関し、特に、絶縁ゲー
ト型電界効果トランジスタ (以下、MOSトランジス
タという。)を有する半導体装置で、その耐放射線性を
改善した半導体装置に関する。
〔ヰ既要〕
本発明は、Nチャネル型のMOSトランジスタを有する
半導体装置において、 前記MO3)ランジスタのソース領域、ゲート領域およ
びドレイン領域から構成されるトランジスタ領域の周囲
に接して、高濃度のP型不純物領域を設けることにより
、 放射線照射によるソース・ドレイン領域間のリーク電流
をなくし、耐放射線性を向上させたものである。
〔従来の技術〕
近年、半導体集積回路は、宇宙空間および原子炉の周辺
などで使用される機会が増加している。
このような環境下で用いられる半導体集積回路は種々の
放射線損傷を受け、短時間のうちに特性変動を生じ、集
積回路の機能が著しく低下するか、あるいは最悪の場合
にはその機能が完全に消失することになる。MOS)ラ
ンジスタの特性変動としてシリコン酸化膜の正電荷の蓄
積が知られており、その量はシリコン酸化膜の厚さの2
乗あるいは3乗に比例して増大する。
〔発明が解決しようとする問題点〕
最近、シリコンゲートMO3)ランジスタではトランジ
スタ間の分離法として、フィールド酸化膜と呼ばれる厚
い酸化膜による分離が主流であるが、しきい値電圧の確
保および配線容量の低減のためその厚さはゲート酸化膜
の数十倍になる。そのため、MOS)ランジスタが電離
放射線中にさらされるとフィールド酸化膜が帯電し、フ
ィールド酸化膜下部の基板が反転し分離効果がなくなる
このとき、MOSトランジスタ間のリーク電流!!1 
と、トランジスタ内部のソース・ドレイン間のリーク電
流β2とが問題となる。リーク電流β1に関しては、ト
ランジスタ周辺に高濃度の分離拡散領域を形成し、フィ
ールド酸化膜の反転層を遮断する方法が一般的である。
また、リーク電流β2に関しては、ソースとドレイン間
のリークパスを遮断するため、ソースとドレイン間を通
したトランジスタ領域の両端部に高濃度P゛型領領域設
けて対策を講じていた。しかし、放射線量がI Mra
cl(Si)に達するともはや完全にはリーク電流を抑
えることができなくなる。以下にこの点について図面を
参照して詳細に説明する。
第2図(a)は、従来のNチャネルMOS)ランジスタ
の平面図であり、同図(b)および(C)はそれぞれ同
図(a)のX、−X’、およびx2−x’2に沿った断
面図である。また、同図(d)および(e)はそれぞれ
同図(a)のY+  ’/’+ およびV2  ’l’
2 に沿った断面図である。
本従来例のNチャネル型のMOS)ランジスタは、N+
+ソース領域4、N+型トドレイン領域5ゲート領域3
asゲート酸化膜2および多結晶シリコンからなるゲー
ト電極3より構成され、周囲はフィールド酸化膜1によ
り分離されている。前述したように、放射線を受けた場
合のリーク電流l、を抑えるために、ソースとドレイン
を通したトランジスタ領域の両端部に高濃度P゛型領領
域が設けられている。
このようなMOS)ランジスタが放射線下にさらされる
と、前述のようにフィールド酸化膜1中に正電荷が帯電
し、フィールド酸化膜1の下部のP型シリコン基板6も
N型に反転する。このとき、例えば、第2図ら)、(C
)、(d)および(e)に示すようなN゛゛反転領域8
が形成されるが、高濃度P゛型領領域が存在するために
N゛゛反転領域8が遮断され、第2図(a)に示すリー
クパス■はほぼ完全に抑えられる。
しかし、放射線量が増大し、1%Irad(Si)程度
に達すると、第2図(d)および(e)に示すN″を反
転領域8の形成によるリークパス■がもはや無視できな
くなり、リーク電流β2が増加しトランジスタの電気的
特性が著しく損なわれる欠点があった。
本発明の目的は、前記の欠点を除去することにより、I
 Mrad (S i)程度の強力な放射線に対しても
充分に耐え得るNチャネルMOS)ランジスタを有する
半導体装置を提供することにある。
〔問題点を解決するための手段〕
本発明は、P型半導体領域の表面に形成されたソース領
域、ゲート領域およびドレイン領域を有するNチャネル
型の絶縁ゲート型電界効果トランジスタを含む半導体装
置において、前記ソース領域、ゲート領域およびドレイ
ン領域から構成されるトランジスタ領域の周囲に接して
、高濃度のP型不純物領域を設けたことを特徴とする。
〔作用〕
高濃度P°型領領域トランジスタ領域の周囲すべてに、
それに接して設けられている。
従って、たとえ強い放射線照射よって、フィールド酸化
膜の下に強いN゛゛反転領域が形成されたとしても、前
記高濃度P゛型領領域よりリークパス■およびリークパ
ス■は完全に遮断されて、リーク電流をなくすことが可
能となる。
〔実施例〕
以下、本発明の実施例について図面を参照して説明する
第1図(a)は、本発明の一実施例を示すNチャネル型
のMOS)ランジスタの平面図である。同図ら)および
(C)はそれぞれ同図(a)のx、−x’、およびx、
−x’2に沿った断面図である。また、同図(d)およ
び(e)はそれぞれ同図(a)のV+   ’!’+ 
およびy2’/’2に沿った断面図である。
本実施例のNチャネル型のMOS)ランジスタは、P型
シリコン基板6の一主面に設けられた、N゛゛ソース拡
散領域4、N゛ ドレイン拡散領域5、ゲート領域3a
sゲート酸化膜2および多結晶シリコンからなるゲート
電極3より構成され、周囲は不純物濃度がl x l 
Q 17 cm −3程度の高濃度P゛型領領域aとフ
ィールド酸化膜1とにより分離されている。
本実施例によれば、放射線下にさらされて、フィールド
酸化膜1中に正電荷が蓄積し、その下部のP型シリコン
基板6がN型に反転しN゛゛反転領域8が形成されても
、前記リーク電流β2のリークパス■および■は高濃度
P+型領域7aによって完全に遮断されるため、放射線
1が高くてもトランジスタ特性が損なわれることはない
本発明の特徴は、第1図(a)〜(d)に示すように、
高濃度P゛型領領域aをトランジスタ領域の全周囲に接
して設けたことにある。
〔発明の効果〕
以上説明したように、本発明は、放射線量が高くとも、
リークパスが高濃度P゛型領領域より完全に遮断され、
リーク電流は発生せず、放射線耐量が大幅に向上する効
果がある。
また、本発明によれば、フィールド酸化膜の形成方法に
なんら特別の考慮を払うことなく耐放射線性の向上が可
能となり、信頼性の高いNチャネル型のMOS)ランジ
スタを含む半導体装置を提供でき、その効果は大である
【図面の簡単な説明】
第1図(a)は本発明の一実施例のNチャネル型のMO
S)ランジスタの平面図、第1図(b)および(C)は
それぞれ第1図(a)のx、−x′、およびX2−x’
2に沿った断面図、第1図(d)および(e)はそれぞ
れ第1図(a)の’Jl ’j’+およびy2  M’
2に沿った断面図。 第2図(a)は従来例のNチャネル型のMOS)ランジ
スタの平面図、第2図ら)および(C)はそれぞれ第2
図(a)のx、−x’、およびX2−x’2に沿った断
面図、第2図(d)および(e)はそれぞれ第2図(a
)の’J+   V’+および3’2  ’J’xに沿
った断面図。 1・・・フィールド酸化膜、2・・・ゲート酸化膜、3
・・・ゲート電極、3a・・・ゲート領域、4・・・N
゛゛ソース領域、5・・・N゛゛ドレイン領域、6・・
・P型シリコン基板、7.7a・・・高濃度P゛型領領
域8・・・N゛゛反転領域、■、■・・・リークパス。 特許出願人 日本電気株式会社、 代理人  弁理士 井 出 直 孝 5(a)平面図 (b) x、−x;断面図 1:フィールド酸イI 2:ゲート酸イU戻 3:ゲートを株   30−ケート乍l茨4:N゛型ソ
ース領域 5:N゛型ドレイy領域 6:P型シソフン基板 7o:高温J[F”型領域 8:N°型反転Ii域 1  図 実施例の構造 (a)平面図 (b)  x、−x;断面図 1:フィールド酸化層 2二り′−ト 酸イI 3:ゲート電極   3o−ケート領域4:N゛型ソー
スIt域 5:N+型ドレイン領域 6:P型シリコン基板 7:高温度P゛型領域 8:N′型反転碩域 ■、■:ソークパス 2  図 従来例の構造

Claims (1)

  1. 【特許請求の範囲】 1、P型半導体領域(6)の表面に形成されたソース領
    域(4)、ゲート領域(3a)およびドレイン領域(5
    )を有するNチャネル型の絶縁ゲート型電界効果トラン
    ジスタを含む半導体装置において、 前記ソース領域、ゲート領域およびドレイン領域から構
    成されるトランジスタ領域の周囲に接して、高濃度のP
    型不純物領域(7a)を設けたことを特徴とする半導体
    装置。
JP63054670A 1988-03-08 1988-03-08 半導体装置 Expired - Lifetime JP2676769B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63054670A JP2676769B2 (ja) 1988-03-08 1988-03-08 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63054670A JP2676769B2 (ja) 1988-03-08 1988-03-08 半導体装置

Publications (2)

Publication Number Publication Date
JPH01228174A true JPH01228174A (ja) 1989-09-12
JP2676769B2 JP2676769B2 (ja) 1997-11-17

Family

ID=12977215

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63054670A Expired - Lifetime JP2676769B2 (ja) 1988-03-08 1988-03-08 半導体装置

Country Status (1)

Country Link
JP (1) JP2676769B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61232678A (ja) * 1985-04-09 1986-10-16 Nec Corp 半導体集積回路装置の製造方法
JPS62250671A (ja) * 1986-04-24 1987-10-31 Agency Of Ind Science & Technol 半導体装置
JPS62262462A (ja) * 1986-05-09 1987-11-14 Agency Of Ind Science & Technol 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61232678A (ja) * 1985-04-09 1986-10-16 Nec Corp 半導体集積回路装置の製造方法
JPS62250671A (ja) * 1986-04-24 1987-10-31 Agency Of Ind Science & Technol 半導体装置
JPS62262462A (ja) * 1986-05-09 1987-11-14 Agency Of Ind Science & Technol 半導体装置

Also Published As

Publication number Publication date
JP2676769B2 (ja) 1997-11-17

Similar Documents

Publication Publication Date Title
Snoeys et al. A new NMOS layout structure for radiation tolerance
CN109904237B (zh) 具有瞬时剂量率辐射加固结构的横向soi高压器件
US6399989B1 (en) Radiation hardened silicon-on-insulator (SOI) transistor having a body contact
JPH11163321A (ja) 半導体装置及びその製造方法
US6716728B2 (en) Radiation hardened silicon-on-insulator (SOI) transistor having a body contact
JPH01228174A (ja) 半導体装置
KR930003559B1 (ko) 반도체장치
JPS60206040A (ja) 半導体集積回路絶縁分離装置
JPS62224076A (ja) 半導体集積回路装置
JP2684712B2 (ja) 電界効果トランジスタ
JPS625654A (ja) 半導体集積回路装置及びその製造方法
KR950021134A (ko) 반도체소자의 콘택 형성방법
JPS62123736A (ja) 半導体装置
JPS6235557A (ja) 半導体装置
JPH06151740A (ja) パワー半導体装置
JPS61207051A (ja) 半導体装置
JPH02304949A (ja) 半導体装置
JPH0462975A (ja) 半導体装置
TW304303B (en) Cost saving for manufacturing planar MOSFET devices
JPH0661484A (ja) 半導体装置
JPH0462875A (ja) 半導体装置
JPH01114078A (ja) 半導体装置
JPS59117268A (ja) モス型半導体装置
JPS60154569A (ja) Mis型電界効果トランジスタ
JPS6254959A (ja) Mis型半導体装置の製造方法