JPH01228214A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH01228214A JPH01228214A JP8854257A JP5425788A JPH01228214A JP H01228214 A JPH01228214 A JP H01228214A JP 8854257 A JP8854257 A JP 8854257A JP 5425788 A JP5425788 A JP 5425788A JP H01228214 A JPH01228214 A JP H01228214A
- Authority
- JP
- Japan
- Prior art keywords
- output current
- circuit
- time
- output
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 6
- 239000000872 buffer Substances 0.000 claims abstract description 8
- 230000002123 temporal effect Effects 0.000 abstract 2
- 230000007704 transition Effects 0.000 abstract 2
- 230000003111 delayed effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 3
- 230000002411 adverse Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、例えばＭＯ８型オープンドレイン出カバソフ
ァ回路において、−時に大出力電流が流れないように、
段階的に時間推移させることにより、集積回路の安定化
を計った半導体集積回路に関するものである。
ァ回路において、−時に大出力電流が流れないように、
段階的に時間推移させることにより、集積回路の安定化
を計った半導体集積回路に関するものである。
従来の技術
例えば、ＭＯ３型半導体集積回路内に作り込まレタオー
プンドレイン出力パッファ回路は第３図に示すような構
成とされておシ、回路の構成主体であるトランジスタ２
のゲートに接続された入力端子３に印加される入力信号
により、−時に出力端子４０オン、オフ状態が反転する
。
プンドレイン出力パッファ回路は第３図に示すような構
成とされておシ、回路の構成主体であるトランジスタ２
のゲートに接続された入力端子３に印加される入力信号
により、−時に出力端子４０オン、オフ状態が反転する
。
発明が解決しようとする課題
このように動作するオープンドレイン出力バッファ回路
では、動作状態の変化が一時に生じるため、単位時間当
たりの出力電流変化量が大きい。
では、動作状態の変化が一時に生じるため、単位時間当
たりの出力電流変化量が大きい。
さらにこのことによって、電源等にノイズがのりやすく
、この回路が集積されたＭＯ３型半導体集積回路全体に
悪影響を及ぼす場合がある。
、この回路が集積されたＭＯ３型半導体集積回路全体に
悪影響を及ぼす場合がある。
課題を解決するだめの手段
本発明は、オープンドレイン出力バッファ回路の出力電
流を段階的に時間推移きせ、単位時間当たりの出力電流
変化量の大きさを減少させることを目的とするものであ
って、オープンドレイン出力バッファ回路を複数のトラ
ンジスタを並列接続した構成にし、これらのトランジス
タの各ゲートに入力される信号を時間的にずらせた構成
をとっている。
流を段階的に時間推移きせ、単位時間当たりの出力電流
変化量の大きさを減少させることを目的とするものであ
って、オープンドレイン出力バッファ回路を複数のトラ
ンジスタを並列接続した構成にし、これらのトランジス
タの各ゲートに入力される信号を時間的にずらせた構成
をとっている。
作 用
前記構成によれば、出力電流が段階的に時間推移する。
実施例
以下、本発明の実施例について、図面を参照しながら説
明する。第１図は本発明の一実施例におけるオープンド
レモン出カバッファ回路の構成を示す図であシ、電源端
子１と出力端子４との間にＰチャネル型まだたＮチャネ
ル型のＭＯＳトランジスタ２と６を並列に接続し、さら
に、直結用線路６と入力信号を遅延させる遅延回路７と
からなる入力手段８を介してＭＯＳ）ランジスタ２と５
のゲートを入力端子３へ接続した構成をとっている。第
３図で示した従来のものとの相異は、オープンドレイン
出力７２７７回路を構成するトランジスタが複数個のＭ
ＯＳトランジスタを並列に接続した構成とされ、これら
のＭＯＳトランジスタのゲート入力信号に時間遅延を付
与したところにある。上記のように構成されたオープン
ドレイン出力７２７１回路について、以下その動作を説
明する。
明する。第１図は本発明の一実施例におけるオープンド
レモン出カバッファ回路の構成を示す図であシ、電源端
子１と出力端子４との間にＰチャネル型まだたＮチャネ
ル型のＭＯＳトランジスタ２と６を並列に接続し、さら
に、直結用線路６と入力信号を遅延させる遅延回路７と
からなる入力手段８を介してＭＯＳ）ランジスタ２と５
のゲートを入力端子３へ接続した構成をとっている。第
３図で示した従来のものとの相異は、オープンドレイン
出力７２７７回路を構成するトランジスタが複数個のＭ
ＯＳトランジスタを並列に接続した構成とされ、これら
のＭＯＳトランジスタのゲート入力信号に時間遅延を付
与したところにある。上記のように構成されたオープン
ドレイン出力７２７１回路について、以下その動作を説
明する。
ＭＯＳ）ランジスタ２のゲートに入力端子３から信号が
入力され、ＭＯＳ）ランジスタ２の状態がオフからオン
に変化した場合、ＭＯＳトランジスタ２の能力に合った
出力電流が出力端子４に現われる。この時点ではＭＯＳ
）ランジスタ５はオフしている。このＭＯＳ）ランジス
タロのゲートへの入力信号は、遅延回路６（例えばゲー
ト遅延回路）を通して入力されるため、ＭＯＳ）ランジ
スタ２よりも遅延回路らの遅延時間だけ遅れてオフから
オンに変化し、この時点からはＭＯＳトランジスタ２お
よび６の各出力電流の和が出力端子４から出力される。
入力され、ＭＯＳ）ランジスタ２の状態がオフからオン
に変化した場合、ＭＯＳトランジスタ２の能力に合った
出力電流が出力端子４に現われる。この時点ではＭＯＳ
）ランジスタ５はオフしている。このＭＯＳ）ランジス
タロのゲートへの入力信号は、遅延回路６（例えばゲー
ト遅延回路）を通して入力されるため、ＭＯＳ）ランジ
スタ２よりも遅延回路らの遅延時間だけ遅れてオフから
オンに変化し、この時点からはＭＯＳトランジスタ２お
よび６の各出力電流の和が出力端子４から出力される。
この回路動作により、出力端子４からの出力電流は、段
階的に時間推移し、−時に流れる出力電流は減少するこ
とになる。
階的に時間推移し、−時に流れる出力電流は減少するこ
とになる。
ＭＯＳ）ランジスタ２および６の各ゲートへの入力信号
に位相差を持たせる入力手段８としては、ゲート遅延回
路以外でもよい。
に位相差を持たせる入力手段８としては、ゲート遅延回
路以外でもよい。
第２図は、第１図と第３図の実施例における出力端子４
からの出力電流の時間に対する特性を比較した図である
。実線が本発明の回路による特性でＡの領域がトランジ
スタ２だけがオンした場合の出力電流特性図を示し、Ｂ
の領域は遅延回路６による遅延時間の後、ＭＯＳトラン
ジスタ６がオンし、ＭＯＳ）ランジスタ２および５の出
力電流が加算された出力電流特性を示す。一方、従来回
路の出力電流特性は破線Ｃで示す通りである。従来例で
は、単位時間当たりの出力電流変化量が大きいため、大
きなノイズが電源等にのシ、他の回路動作に影響を及ぼ
すが、本発明においては、単位時間当たりの出力変化量
が小さいため、電源等にのるノイズが小さく分割される
ためにその影響を低減できる。
からの出力電流の時間に対する特性を比較した図である
。実線が本発明の回路による特性でＡの領域がトランジ
スタ２だけがオンした場合の出力電流特性図を示し、Ｂ
の領域は遅延回路６による遅延時間の後、ＭＯＳトラン
ジスタ６がオンし、ＭＯＳ）ランジスタ２および５の出
力電流が加算された出力電流特性を示す。一方、従来回
路の出力電流特性は破線Ｃで示す通りである。従来例で
は、単位時間当たりの出力電流変化量が大きいため、大
きなノイズが電源等にのシ、他の回路動作に影響を及ぼ
すが、本発明においては、単位時間当たりの出力変化量
が小さいため、電源等にのるノイズが小さく分割される
ためにその影響を低減できる。
なお、本発明の実施例では、ＭＯＳ）ランジスタについ
て説明したが、バイポーラトランジスタであっても、そ
のベースに信号を入力することで同様の動作が得られる
。
て説明したが、バイポーラトランジスタであっても、そ
のベースに信号を入力することで同様の動作が得られる
。
発明の効果
本発明の出力バッファ回路によれば、単位時間当たりの
出力電流変化量を減少させ、半導体集積回路の動作の安
定化を計れるという効果がある。
出力電流変化量を減少させ、半導体集積回路の動作の安
定化を計れるという効果がある。
第１図は本発明の一実施例にかかるＭＯＳ型オープンド
レイン回路を示す図、第２図は出力電流特性図、第３図
は従来のＭＯＳ型オープンドレイン回路を示す図である
。 １・・・・・・電源端子、２，６・・自・・ＭＯ８型ト
ランジスタ、３・・・・・・入力端子、４・旧・・出力
端子、６・・・・・・遅延回路、７・・・・・・直結用
線路、８・・・・・・入力手段。
レイン回路を示す図、第２図は出力電流特性図、第３図
は従来のＭＯＳ型オープンドレイン回路を示す図である
。 １・・・・・・電源端子、２，６・・自・・ＭＯ８型ト
ランジスタ、３・・・・・・入力端子、４・旧・・出力
端子、６・・・・・・遅延回路、７・・・・・・直結用
線路、８・・・・・・入力手段。
Claims (1)
- 電源端子と出力端子の間に並列接続された複数個のトラ
ンジスタと、これらのトランジスタの各ゲートもしくは
ベースに位相の異なる信号を入力する手段とからなる出
力バッファ回路を有することを特徴とする半導体集積回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8854257A JPH01228214A (ja) | 1988-03-08 | 1988-03-08 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8854257A JPH01228214A (ja) | 1988-03-08 | 1988-03-08 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01228214A true JPH01228214A (ja) | 1989-09-12 |
Family
ID=12965504
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8854257A Pending JPH01228214A (ja) | 1988-03-08 | 1988-03-08 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01228214A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04914A (ja) * | 1990-04-18 | 1992-01-06 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| US7852976B2 (en) * | 2008-02-14 | 2010-12-14 | Au Optronics Corp. | Bidirectional controlling device for increasing resistance of elements on voltage stress |
| JPWO2015182531A1 (ja) * | 2014-05-30 | 2017-04-20 | 日立オートモティブシステムズ株式会社 | 熱式流量計 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62145916A (ja) * | 1985-12-19 | 1987-06-30 | Mitsubishi Electric Corp | 半導体集積回路 |
| JPS62185407A (ja) * | 1986-02-10 | 1987-08-13 | Nec Corp | 論理回路 |
-
1988
- 1988-03-08 JP JP8854257A patent/JPH01228214A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62145916A (ja) * | 1985-12-19 | 1987-06-30 | Mitsubishi Electric Corp | 半導体集積回路 |
| JPS62185407A (ja) * | 1986-02-10 | 1987-08-13 | Nec Corp | 論理回路 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04914A (ja) * | 1990-04-18 | 1992-01-06 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| US7852976B2 (en) * | 2008-02-14 | 2010-12-14 | Au Optronics Corp. | Bidirectional controlling device for increasing resistance of elements on voltage stress |
| JPWO2015182531A1 (ja) * | 2014-05-30 | 2017-04-20 | 日立オートモティブシステムズ株式会社 | 熱式流量計 |
| US9958306B2 (en) | 2014-05-30 | 2018-05-01 | Hitachi Automotive Systems, Ltd. | Thermal type flow meter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04284021A (ja) | 出力回路 | |
| JPH01228214A (ja) | 半導体集積回路 | |
| JP2541244B2 (ja) | クロック発生回路 | |
| JP3927312B2 (ja) | 入力増幅器 | |
| JPS62163417A (ja) | 半導体集積回路装置 | |
| JP2638904B2 (ja) | 出力バッファ回路 | |
| JPS588169B2 (ja) | ハケイヘンカンソウチ | |
| JPS62109429A (ja) | Ｃ−ｍｏｓ回路 | |
| JPH05191258A (ja) | Ｃｍｏｓ出力回路 | |
| JP2864494B2 (ja) | 半導体集積回路 | |
| JPH06125267A (ja) | 排他的論理和回路 | |
| JP2527199Y2 (ja) | Ｉｃのテストモード設定回路 | |
| JPS5995730A (ja) | 半導体デジタル集積回路 | |
| JPS62200821A (ja) | 半導体集積回路 | |
| JPS6362413A (ja) | 半導体集積回路装置 | |
| JPS62224117A (ja) | 信号出力回路 | |
| JPH10200384A (ja) | 遅延回路 | |
| JPH08307237A (ja) | バス接続回路 | |
| JPS61202519A (ja) | コンパレ−タ回路 | |
| JPH05252011A (ja) | 出力バッファ回路 | |
| JPS63141410A (ja) | 入出力回路 | |
| JPS6358957A (ja) | ダイナミツク型ｃｍｏｓ論理回路の縦列接続構造 | |
| JPH04213919A (ja) | 半導体集積回路 | |
| JPH07283717A (ja) | Ｃｍｏｓインバータ回路の貫通電流防止回路 | |
| JPH01228218A (ja) | 論理回路 |