JPH01228263A - 印刷装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、印刷用データを画像メモリに格納し、これを
読み出しながら用紙上に印刷を行なう印刷装置に関する
。

（従来の技術） コンピュータやワードプロセッサ等の上位制御装置によ
って作成された印刷用データを、用紙上に印刷する装置
としては、電子写真方式のプリンタ、サーマルプリンタ
、ワイヤドツト式プリンタ等、種々のものが知られてい
る。

第２図に、従来の電子写真方式を採用した印刷装置のブ
ロック図を示す。

この装置は、上位制御装置１にインタフェース２を介し
て接続されたシステムバス３に対し、プロセッサ４、プ
ログラムメモリ５、ワーキングメモリ６、フォントメモ
リ７、画像メモリ８及びプリントエンジンインタフェー
ス９が接続された構成のものである。プリントエンジン
インタフェース９には、プリントエンジン１０が接続さ
れている。

上位装置１は、印刷用データを作成するコンピュータや
ワードプロセッサ、画像読取装置等の装置である。イン
タフェース２は、いわゆるＲ５２３２Ｃインタフエース
やパラレルインタフェース等から構成される既知の回路
である。プロセッサ４は、この印刷装置全体の制御を行
なう回路で、その実行用プログラムがプログラムメモリ
５に格納されている。ワーキングメモリ６は、インタフ
ェース２により送受信されたデータを記憶管理するため
のメモリである。フォントメモリ７は、上位制御装置１
から送り込まれた文字キャラクタコードやその他のコー
ドを、印刷用のフォントデータに変換するメモリである
。

又、画像メモリ８は、編集処理されイメージ化された印
刷用データを、例えば１ページ分格納するランダム・ア
クセス・メモリから構成される。

プリントエンジン１０は、画像メモリ８に格納された印
刷用データに基づいて、印刷用の用紙に印刷を行なう装
置で、用紙搬送系や電子写真プロセス等を含む装置５で
ある。プリントエンジンインタフェース９は、プロセッ
サ４の指示に従って画像メモリ８から印刷用データ９ａ
を読み出してプリントエンジン１０に転送し、あるいは
プリントエンジン１０から出力されるプリントコントロ
ール信号９ｂを受は入れ、これをプロセッサ４等に送信
するインタフェース回路である。

以上のような印刷装置は、上位制御装置１からインタフ
ェース２を介して受信された制御コマンドや文字キャラ
クタコード、グラフィックコマンド、ビットイメージデ
ータ等を、必要に応じてワーキングメモリ６に一時格納
し、プロセッサ４の制御に従ってイメージ化された印刷
用データを画像メモリ８上に作成する。

こうして作成された画像メモリ８内の印刷用データは、
次のように処理される。

第３図は、従来の画像メモリからの印刷出力の読み出し
動作を説明する概念図である。

図に示すように、画像メモリ８に対して読み出しアドレ
ス８ａが入力すると、画像メモリ８中の各ラスター■、
■、■、■・・・に対応するデータが順に読み出され、
これがその順番に印刷されて（■、■、■、■・・・）
印刷出力２０を得る。即ち、画像メモリ８から読み出さ
れたデータは、各ラスター毎にビットストリーム化して
第２図のプリントエンジン１０に送り込まれ、その読み
出しと１対ｌに対応した印刷動作が行なわれて印刷出力
２０が得られる。尚、通常、画像メモリ８からのデータ
の読み出しは、ビット単位でなくワード単位で行なわれ
る。

第４図は、従来の画像メモリからの印刷出力の読み出し
方法をより具体的に示した説明図である。

図のように、画像メモリは、各ラスター■、■・・・毎
にそれぞれ１ワード（例えば８ビツト）単位で区切られ
ている。データは、このワード単位で順番に　（１）　
、　（２）、　（３）・・・というように読み出され、
その右側に示したような印刷出力が得られる。

この図からも分るように、画像メモリ８に格納されたデ
ータとその印刷出力２０とは、完全に１対１に対応して
いる。通常、画像メモリ８は、１ページ分程度の印刷出
力２０が可能なメモリ容量に設定され′ており、印刷出
力中の情報量が非常に少ない場合でも、必ずいったん１
ページ分の印刷用データが画像メモリ８に格納され、そ
の後印刷を行なうという処理がなされていた。

（発明が解決しようとする課題） ところで、電子写真方式の印刷装置においては、外周に
感光体層を形成した感光ドラムを一定速度で回転させな
がら、その感光体上に印刷用データに対応する静電潜像
を形成していく。その静電潜像は、トナーを用いて現像
されて用紙上に転写され定着されるが、このような印刷
工程は連続した動作で行なわれ、中断することができな
い。従って、通常、画像メモリ８に印刷用データを完全
に編集し終わってから、用紙の搬送を開始し印刷工程を
始動するようにしている。

第５図は、このような印刷工程を実行するプリントエン
ジンの動作説明図である。

図において、トレー１１ａ、ｌｌｂには、印刷されるべ
き用紙１２が収容されている。この用紙１２は、ホッピ
ングローラ１３ａあるいは１３ｂによって引き出され、
搬送路１４上を搬送される。

搬送路１４の前方には、感光ドラム１５と、その外周に
静電で・替像を書き込む書き込み装置１６が配置されて
いる。この書き込み装置１６は、例えば発光ダイオード
アレイあるいはレーザヘッド等から構成される。

この装置では、用紙１２が搬送路１４を搬送され、転写
位置Ｗ０に達すると、感光ドラム１５上のトナーが転写
され、図示しない定着器によって定着されて排出される
。通常、用紙１２は、搬送路上の１点ＷＰにおいて、図
示しないレジストローラ等によっていったん搬送を停止
されて待機し、書き込み装置１６による静電潜像の書き
込み開始と同時に搬送が再開される。即ち、感光ドラム
１５が℃。たけ（角度ａだけ）回転する間に、用紙１２
は℃。′だけ搬送されてちょうど転写位置Ｗｏに達する
。

このようなタイミングを制御するために、第２図の画像
メモリ８から書き込み装置１６へ印刷用データを転送す
るタイミングは、ホッピングローラ１３ａが用紙１２を
２１だけ搬送し、あるいはホッピングローラ１３ｂが用
紙１２をｆ２１十氾２だけ搬送した後となる。

第６図は、画像メモリへのデータの書き込みとデータを
読み出すタイミングを表わすタイムチャートである。

図のように、時刻ｔ。に書き込みを開始し、１ページ目
の印刷用データの画像メモリへの書き込みが時刻ｔ１に
終了すると、時刻ｔ２で第５図のホッピングローラ１３
ａあるいは１３ｂが用紙１２の搬送を開始する。その後
、時刻ｔ３まで待機した後、その１ページ目の印刷用デ
ータの画像メモリからの読み出しが開始される。時刻ｔ
２〜ｔ３までの間に、第５図に示したトレー１１ａ。

１１ｂから引き出された用紙１２が、搬送路１４上の１
点Ｗ、まで搬送される。そして、レジストローラ等によ
りタイミングを合わせて転写位置Ｗ０　（第５図）へ向
けて搬送される。こうして第１ページ目の印刷工程が進
められる。。

一方、画像メモリへの印刷用データの書き込みと読み出
しを交互に行なうと、プリントエンジン側の待ち時間が
増加する。

従って、処理の高速化のために、第１ページ目のデータ
の読み出しが開始され、その読み出しが終了する前に、
２ページ目のデータの書き込みが開始される。時刻ｔ３
から時刻ｔ３′までの時間は、１ページ目の読み出しが
開始されて、２ページ目のデータを書き込むための一定
のメモリエリアを確保するための時間である。通常、図
のように、画像メモリからのデータの読み出し時間と画
像メモリへの書き込み時間とを比較すると、書き込みの
場合にはライトマージンのチエツクや書き込みアドレス
計算、フォントメモリのアクセス等の時間が必要となり
、合計処理時間はやや長めになる。

このような点を考慮すると、従来、画像メモリを最大限
に有効に利用しようとした場合、書き込み動作を基準に
して動作タイミングを設定する必要がある。

第７図は、従来の画像メモリ書き込み動作のタイミング
を表わすタイミングチャートである。

図のように、画像メモリへの１ページ分の書き込み動作
に毎に、それぞれ■、■、■・・・■という符号を付す
と、各書き込み動作の間に、それぞれｔＸｌの時間だけ
待ち時間を設ける必要がある。

この待ち時間は、即ち第６図に示した時刻ｔ１〜ｔ３′
までの間の時間であり、用紙の搬送と画像メモリからの
一定量のデータの読み出しを待つ時間である。従って、
画像メモリのメモリ容量を１ページ分とした印刷装置に
おいては、この第７図に示したタイミングが最大効率の
タイミングであり、これ以上の高速化を図ることができ
なかった。

これに対して画像メモリを２ページ分設ければ、１ペー
ジ分の画像メモリからデータの読み出しと印刷を行なっ
ている間に、もう１ページ分の画像メモリにデータの書
き込みを行なうことができ、第７図に示した待ち時間ｔ
Ｘｌ〜ｔｘｓを無くすことができる。

第８図は、そのような最も望ましい画像メモリの書き込
み動作を示すタイミングチャートである。

この図に示すように、画像メモリの容量アップにより印
刷の高速化を図ることができる。ところが、画像メモリ
の容量アップは装置のコストを上昇させる原因となる。

特に、印刷画像の解像度が上がれば上がるほど大容量の
画像メモリが必要となり、１ページ分の容量の画像メモ
リを有する印刷装置と、２ページ分の容量の画像メモリ
を有する装置との価格差はますます大きくなる。

本発明は以上の点に着目してなされたもので、画像メモ
リの容量増大を伴わずに印刷の高速化を図った印刷装置
を提供することを目的とするものである。

（課題を解決するための手段） 本発明の印刷装置は、印刷用データを格納する画像メモ
リと、この画像メモリに印刷用データを書き込む印刷料
、御部と、前記画像メモリから印刷用データを読み出し
ながら印刷を行なう印刷部とを有し、前記印刷制御部は
、印刷出力に対応させて仮想的に設定された１ページ分
の画像から成る仮想ページを、複数のブロックに分割し
て、その各ブロック毎に、それが空白データのみから成
る空白ブロックか、有効データを含む有効ブロックかを
判定するブロック判定部と、前記判定部の判定結果に基
づいて、前記有効ブロックのみを選択して、そのブロッ
ク単位で、前記画像メモリにデータの書き込みを行なう
書き込み制御部と、前記有効ブロックの前記仮想ページ
中でのブロックアドレスと、前記有効ブロックを書き込
んだ前記画像メモリのブロックアドレスとを対応付け、
かつ、前記仮想ページ中で、前記有効ブロックと前記空
白ブロックとを識別するマツピングフラグと、前記画像
メモリに書き込まれた有効ブロックの属する仮想ページ
を識別するページ識別フラグとを格納したアドレス変換
部を設けたことを特徴とするものである。

（作用） 以上の装置は、例えば１ページ分の容量の画像メモリを
持つ場合であっても、印刷用データの内容によっては数
ページ分のデータの格納が可能である。

先ず、印刷すべき各ページ毎にそれぞれプロセッサの側
で仮想ページを設定する。そして、この仮想ページを複
数のブロックに分割する。これらのブロックのうち、空
白データのみからなる空白ブロックを除外して、有効デ
ータを含む有効ブロックのみを画像メモリに書き込むよ
うにする。

空白部分の多い仮想ページについては、この有効ブロッ
ク数は非常に少なくなる。従って、１ベ一ジ分の画像メ
モリに対し数ページ分の仮想ページの格納が可能になる
。

このようにして有効データを画像メモリの所定のブロッ
クに格納し、あるいは画像メモリに格納されたデータを
読み出して印刷を行なうために、アドレス変換部が用意
されている。

印刷制御部は、アドレス変換部に格納されたブロックア
ドレスやフラグを参照して、各仮想ページの有効ブロッ
クと空白ブロックとを識別し、どの仮想ページの有効ブ
ロックが画像メモリのどのブロックアドレスに格納され
ているかを認識する。そして、データ読み出し時には、
空白ブロック部分については印刷制御部が空白データを
生成し、有効データのみ所定のタイミングで画像メモリ
から読み出すようにする。

これにより、仮想ページに対応する印刷出力が得られる
。

（実施例） 以下、本発明を実施例によって具体的に説明する。

第１図は、本発明の印刷装置の実施例を示すブロック図
である。この装置の全体構成は、第２図と同様のもので
あるが、この装置においては、図に示したような印刷制
御部４０によって、画像メモリ３０のデータの書き込み
と読み出しが制御される。

この装置には、印刷用データ６０を受は入れるブロック
判定部４１と、そのデータの画像メモリ３０への書き込
みアドレスを割り当てるメモリブロック割り当て制御部
４２と、ブロックアドレスを発生するブロックアドレス
発生部４３と、所定のアドレス変換等を行なうアドレス
変換部４４と、画像メモリ３０への書き込みデータの人
力あるいは読み出しデータの出力経路を切り換える接続
切換回路４５と、印刷部５０とが設けられている。

この装置の詳細な動作説明をする前に、先ず、第９図を
用いて本発明の装置の原理的な動作説明を行なう。

第９図において、この例は、２枚の仮想ページ■、■の
印刷が要求されている場合を示している。

先ず、ここで仮想ベージ■と■とをそれぞれ複数のブロ
ック６２．６２’　に分割する。このブロックは、例え
ば１つが１２８Ｘ　１２８ビツト構成のブロックとする
。このようにして、仮想ページを複数のブロックに分割
すると、各ブロックはそれぞれ、空白データのみからな
る空白ブロック６２′と、有効データを含む有効ブロッ
ク６２とに分類される。そして、第１図に示した印刷制
御部４０は、画像メモリ３０に対し、各仮想ページ■、
■の有効データを含む有効ブロック６２のみを書き込む
ようにする。このようにすれば、それぞれ仮想ベージ■
、■のイメージはバラバラに分解されてしまうが、１ペ
ージ分の容量の画像メモリ３０に対し、２ページ分の有
効ブロック６２が十分余裕をもって格納されることにな
る。

このようにして、画像メモリ３０に印刷用データを書き
込んだ後、その第９図右側に示すような印刷出力■、■
を得るためには、仮想ベージ■の第１番目のブロック（
座標（０，０）のブロック）が空白ブロック６２′であ
るか否かを判断し、空白ブロックであれば第１図のメモ
リブロック割り当て制御部４２がそこに空白データを生
成して印刷部５０に向けて出力し、有効ブロック６２で
あれば画篠メモリ３０からその有効ブロックに対応する
データを読み出して印刷部５０に出力するようにする。

これにより、仮想ページ■と■に対応する印刷出力■と
印刷出力■を再現することができる。

又、これにより仮想ページ■の印刷出力■を印刷中に、
仮想ベージ■の印刷用データの画像メモリ３０への書き
込みを並行して行なうことができ、処理の高速化を図る
ことができる。

再び第１図に戻って、このような本発明の装置の具体的
な動作を説明する。

第１図において、印刷用データ６０は、その仮想ベージ
６１について見た場合、多数のブロック６２に分割され
構成されている。

書き込み動作を行なう場合そのデータは、１ワード（例
えば８ビツト）単位で、ブロック判定部４１と接続切換
回路４５とに入力する。ブロック判定部４１は、仮想ペ
ージ６１を構成する各ブロック６２が空白ブロックか有
効ブロックかを判定する回路である。即ち、ブロック判
定部４１に設けられた比較器４１ｂには、書き込みデー
タと基準値４１ａ（空白データのレベルに設定されたデ
ータ）とが入力する。そして、１ブロック分のデータに
ついてこの比較を行なった後、その判定結果がメモリブ
ロック割り当て制御部４２に対して出力される。

メモリブロック割り当て制御部４２は、画像メモリ３０
へのデータの書き込み等を制御するマイクロプロセッサ
等から構成される回路である。このメモリブロック割り
当て制御部４２は、比較機４１ｂの出力した判定結果を
基に、仮想ベージ６１のブロックが全て空白データのみ
からなる空白ブロックである場合、そのデータの画像メ
モリ３０への書き込みを阻止し、有効データを含む有効
ブロックの場合に接続切り換え回路４５を介して、画像
メモリ３０に人力する書き込みデータを所定のアドレス
に書き込むよう制御する。

アドレス発生部４３は、仮想ページ６１のデータを１ワ
ードずつ読み出すために、そのアドレスを発生しメモリ
ブロック割り当て制御部４２に出力する回路である。

アドレス変換部４４は、仮想ページ６１のブロックアド
レス順に、各ブロックが有効ブロックか空白ブロックか
を識別するマツピングフラグＴと、各有効ブロックを書
き込んだ画像メモリ３０のブロックアドレスＲＭとを対
応付けるためのアドレス変換用メモリ４４ａを有してい
る。このアドレス変換用メモリ４４ａは、複数の仮想ペ
ージ分のフラグ等を格納できる容量を備えている。

又、この他に、画像メモリ３０のブロックアドレス順に
、そのブロックアドレスにはどの仮想ページの有効ブロ
ックが書き込まれているかを識別するページ識別フラグ
Ｐ　ｌ””　Ｐ　ｘを格納するための、空きブロック指
示用メモリ４４ｂを備えている。

メモリブロック割り当て制御部４２は、このアドレス変
換部４４を参照しながら、画像メモリ３０に第９図にお
いて示した要領で、各仮想ページのデータを書き込み、
かつ、そのデータを接続切り換え回路４５を介して印刷
部５０に向けて読み出す。印刷部５０は、第４図で説明
したような機構のプリントエンジンである。

以上の構成の本発明の印刷装置は次のように動作する。

先ず、アドレス発生部４３から仮想ページのアドレスが
発生されると、メモリブロック割り当て制御部４２はこ
のアドレス順に仮想ページ６１のデータをワード単位で
読み出し、ブロック判定部４１において得られた判定結
果に基づき、空白ブロックを構成するデータの場合には
画像メモリ３０への書き込みを行なわず、有効ブロック
を構成する場合には画像メモリ３０への書き込みを行な
う。読み出されたデータが有効ブロックに含まれるデー
タであるという判定結果が、メモリブロック割り当て制
御部４２に人力すると、メモリブロック割り当て制御部
４２はアドレス変換部４４のアドレス変換用メモリ４４
ａを参照する。

第１０図に、アドレス変換部の詳細な動作説明図を示す
。

このアドレス変換用メモリ４４ａには、今、読み出され
たデータを含むブロックが（空白ブロックが有効ブロッ
クか）を示すマツピングフラグＴと、そのブロックを書
き込む画像メモリ３０のブロックアドレスＲＭとが格納
されている。有効ブロックを構成する最初のデータを画
像メモリ３０に格納する場合、マツピングフラグは初期
値ゼロであり、画像メモリ３０のブロックアドレスＲＭ
も未定である。そこで、この場合には、マツピングフラ
グを１にし、画像メモリ３０のブロックアドレスＲＭに
は画像メモリ３０の最初のブロックアドレスを書き込み
、次いでその１ワ一ド分のデータを画像メモリ３０のそ
のブロックアドレスに書き込む。

その１ワ一ド分のデータに続いて、仮想ページ６１から
連続して読み出されるｌブロック分のデータは、全て同
一の有効ブロックに含まれ、マツピングフラグＴを参照
した場合、それが１であって、マツピング済みであるこ
とを示すから、アドレス変換用メモリ４４ａに既に書き
込まれたブロックアドレスＲＭにそのデータを書き込ん
でいく。尚、画像メモリ３０については、図示しないア
ドレスポインタが設けられ、ｌツー８分のデータが書き
込まれる毎にインクリメントされて書き込みアドレスが
制御されるものとする。

一方、画像メモリ３０の所定のブロックアドレスに仮想
ページ６１の所定の有効ブロックが書き込まれると、ア
ドレス変換部４４の空きブロック指示用メモリ４４ｂに
は、その画像メモリ３０の各ブロックアドレス毎に、ど
の仮想ページのデータが格納されたかを識別するために
、ページ識別フラグが書き込まれる。このページ識別フ
ラグは、マツピングフラグと同様に、マツピングされて
いれば１、マツピングされていなければゼロ、という内
容のものである。従って、画像メモリ３０の各ブロック
について、ページ識別フラグが全てゼロの場合には、な
にもマツピングされていないブロックであることが分り
、いずれかのページ識別フラグが１であれば既にマツピ
ングされたブロックであることが分る。新たに有効ブロ
ックを書き込むブロックアドレスを定める場合、この空
きブロック指示用メモリ４４ｂを参照する。

このようにして、第１図のアドレス発生部４３カ月ペー
ジ分の一アドレスをメモリブロック割り当て制御部４２
に供給すると、１ページ分の仮想ページの画像メモリ３
０へのデータ書き込みが完了する。そして、続いて次の
仮想ページのデータの書き込みが行なわれる。

これと並行して、既に書き込まれたページの印刷を実行
することができる。この場合には、先ず、第１図のアド
レス発生部４３が仮想ページ６１のラスク一方向にアド
レスを発生させる。メモリブロック割り当て制御部４２
は、このアドレスを基にアドレス変換部４４のアドレス
変換用メモリ４４ａを参照する。

ここで、そのブロックアドレスに対応するマツピングフ
ラグＴが１であれば、それに対応する画像メモリ３０の
ブロックアドレスＲＭを参照して、画像メモリ３０から
その有効データを読み出し、接続切り換え回路４５を介
して印刷部５０に印刷用データを出力する。又、アドレ
ス変換用メモリ４４ａを参照し、そのマツピングフラグ
Ｔがゼロである場合には、メモリブロック割り当て制御
部４２が自ら空白データを生成し、これを接続切り換え
回路４５を介して印刷部５０に出力する。

このような動作を、１ブロック単位で順に実行すれば、
第９図に示したように、仮想ページ６１上のイメージを
印刷出力として再生することができる。読み出しが完了
すると、その仮想ページのマツピングフラグＴは全てゼ
ロクリアされ、次の仮想ページの書き込みを可能にする
。

本発明は以上の実施例に限定されない。

アドレス変換部４４は、上記のように有効ブロックの仮
想ページ６１中でのブロックアドレスと、有効ブロック
を書き込んだ画像メモリ３０のアドレスとを対応付け、
更に、仮想ページ中で有効ブロックと空白ブロックとを
識別するマツピングフラグを設け、又、画像メモリに書
き込まれた有効ブロックの属する仮想ページを識別する
ページ識別フラグを設ければよい。

従゛つて、第１図に示したように、アドレス変換用メモ
リ４４ａと空きブロック指示用メモリ４４ｂとを、必ず
しも別々に設ける必要はない。

第１図には、アドレス変換部の変形例を示す。

このアドレス変換部は、仮想ページブロックアドレスに
対応して、ページ識別フラグＰ＋。

Ｐ２．Ｐ３．Ｐ４と、マツピングフラグＴと、画像メモ
リブロックアドレスＲＭとを格納するようにしている。

ここでは、例えば画像メモリに４ページ分（通常の画像
の場合、多くて４ページ程度が限度だから）の仮想ペー
ジが格納されるものとして、アドレス変換部を構成して
いる。即ち、ページ識別フラグはＰ１〜Ｐ４までの４ビ
ツト、これにマツピングフラグＴを１ビツトと残り１１
ビツトのブロックアドレスＲＭが用意されている。

このようなテーブルをアドレス変換部４４のメモリに格
納しておけば、第１図において説明した処理が実行され
る。

このようにテーブルデータを１つにまとめると、コント
ロール信号の簡素化を図り、又、メモリ容量も少量化で
きるので、この回路の高集積化（ＬＳＩ化）も可能にな
る。又、マツピングフラグＴをコード化すれば、４ペー
ジ分のマツピング刀ラグを２ビツトで表示することもで
きる。

又、仮想ページの内容が更に簡単な場合には、より多く
の仮想ページの書き込みが１ページ分の画像メモリ３０
に対して可能となる。

第２図は、このように多数の仮想ページを書き込む場合
のアドレス変換部の変形例を示す。

アドレス変換部のデータ幅は、第１図のものと同様１６
ビツトとし、ここではページ識別フラグＰ１〜Ｐｘを必
要なビット数取り、その次にマッピングフラグＴを１ビ
ット取って、ブロックアドレスＲＭを２つに分割し、次
の１６ビツトのデータを含めて１つのブロックアドレス
を表示するようにしている。この場合、仮想ページブロ
ックアドレスは１つおきに設定されることはいうまでも
ない。

このような方法によって、アドレス変換部４４自体の構
成を簡単にし、メモリブロック割り当て制御部４２の動
作を簡潔にすることができる。

本発明は以上の実施例に限定されない。

印刷部の構成は電子写真のみならず、サーマルプリンタ
方式、ワイヤドツト方式等いずれの方式のものでもよい
。又、印刷制御部は、同様の性能を持つ種々の回路にお
きかえて差し支えない。

（発明の効果） 以上説明した本発明の印刷装置によれば、比較的小容量
の例えば１ページ分程度の画像メモリを使用して、２ペ
ージ分以上の印刷用データを格納し、待ち時間等を挟ま
ず高速で印刷処理が可能になる。又、メモリ容量の減少
により印刷装置の低価格化を実現することができる。

【図面の簡単な説明】

第１図は本発明の印刷装置の実施例を示すブロック図、
第２図は従来の印刷装置のブロック図、第３図は従来の
画像メモリからの印刷出力の読み出し制御を説明する概
念図、第４図は従来の画像メモリからの印刷出力の読み
出し動作の具体例を説明する説明図、第５図はそのプリ
ントニンジンの動作説明図、第６図は従来の画像メモリ
の書き込み読み出しタイミングを説明するタイムチャー
ト、第７図は従来の画像メモリの書き込み動作を説明す
るタイムチャート、第８図は望ましい画像メモリの書き
込み動作を説明するタイムチャート、第９図は本発明の
印刷装置の動作原理を説明する説明図、第１０図は本発
明の装置のアドレス変換部の詳細な動作説明図、第１１
図及び第１２図は本発明のアドレス変換部の変形例を示
す説明図である。 ３０・・・画像メモリ、４０・・・印刷制御部、４１・
・・ブロック判定部、 ４２・・・メモリブロック割り当て制御部、４３・・・
アドレス発生部、４４・・・アドレス変換部、４４ａ・
・・アドレス変換用メモリ、 ４４ｂ・・・空きブロック指示用メモリ、４５・・・接
続切換回路、５０・・・印刷部、６０・・・印刷用デー
タ、６１・・・仮想ページ、６２・・・ブロック、Ｔ・
・・マツピングフラグ、ＲＭ・・・画像メモリブロック
アドレス、Ｐ、、’Ｐ２・・Ｐｘ・・・ページ識別フラ
グ。 特許出願人　沖電気工業株式会社

Claims (1)

1. 【特許請求の範囲】 印刷用データを格納する画像メモリと、 この画像メモリに印刷用データを書き込む印刷制御部と
   、 前記画像メモリから印刷用データを読み出しながら印刷
   を行なう印刷部とを有し、 前記印刷制御部は、 印刷出力に対応させて仮想的に設定された １ページ分の画像から成る仮想ページを、複数のブロッ
   クに分割して、その各ブロック毎に、それが空白データ
   のみから成る空白ブロックか、有効データを含む有効ブ
   ロックかを判定するブロック判定部と、 前記判定部の判定結果に基づいて、前記有効ブロックの
   みを選択して、そのブロック単位で、前記画像メモリに
   データの書き込みを行なう書き込み制御部と、 前記有効ブロックの前記仮想ページ中でのブロックアド
   レスと、前記有効ブロックを書き込んだ前記画像メモリ
   のブロックアドレスとを対応付け、かつ、前記仮想ペー
   ジ中で、前記有効ブロックと前記空白ブロックとを識別
   するマッピングフラグと、前記画像メモリに書き込まれ
   た有効ブロックの属する仮想ページを識別するページ識
   別フラグとを格納したアドレス変換部を設けたことを特
   徴とする印刷装置。