JPH01229357A - 複数プロセッサ間のデータ授受方法 - Google Patents

複数プロセッサ間のデータ授受方法

Info

Publication number
JPH01229357A
JPH01229357A JP5565788A JP5565788A JPH01229357A JP H01229357 A JPH01229357 A JP H01229357A JP 5565788 A JP5565788 A JP 5565788A JP 5565788 A JP5565788 A JP 5565788A JP H01229357 A JPH01229357 A JP H01229357A
Authority
JP
Japan
Prior art keywords
data
address
ram
destination address
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5565788A
Other languages
English (en)
Inventor
Maki Seki
関　真樹
Takashi Takegahara
竹ケ原　隆史
Koji Sagawa
幸治 寒川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fanuc Corp
Original Assignee
Fanuc Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fanuc Corp filed Critical Fanuc Corp
Priority to JP5565788A priority Critical patent/JPH01229357A/ja
Priority to PCT/JP1989/000226 priority patent/WO1989008886A1/ja
Publication of JPH01229357A publication Critical patent/JPH01229357A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/167—Interprocessor communication using a common memory, e.g. mailbox

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は複数プロセッサのデータ授受方法に係り、特に
共有ＲＡＭを介してデータ授受する複数プロセッサ間の
データ授受方法に関する。
〈従来技術〉 複数のプロセッサをＪＩａ丸、各プロセッサ間のデータ
授受を共有ＲＡＭを介して行うシステムがある。かかる
システムにおいては、メインプロセッサから所定のデー
タを共有ＲＡＭに書き込み、サブプロセッサが該共有Ｒ
ＡＭに書き込まれたデータを読み取ってサブプロセッサ
側の所定のデータ記憶域に格納し、しかろ後該データに
基づいて所定の処理を行うようになっている。
ところで、データには種々のものがあり、その種別に応
じて記憶域を異ならせろとデータ処理上便利な場合があ
る。
このため、従来は転送すべきデータと共にデータの種別
を示す識別子（識別コーと）を共有ＲＡＭに書き込み、
サブプロセッサは該識別コードからデータの種別を識別
してデータ記憶域（たとえばＲＡＭ）のアドレスを決定
し、しかる後該アドレスが示す記憶域に共有ＲＡＭに書
き込まれているデータを格納するようにしている。
〈発明が解決しようとしている課題〉 ところで、メイン、サブのプロセッサを備えたシステム
では、一般にメインプロセッサは高速処理が可能である
が、サブプロセッサは高速処理が不可能で、低速処理と
なってしまう。
かかる場合、従来のデータ授受方法で（ま低速のサブプ
ロセッサが、識別コードからＲＡＭのアドレスを算出し
て、該アドレスが指定する記憶域にデータを格納しなけ
ればならず、益々処理時間が長くなり、メインプロセッ
サの処理にｒ待ち」が生じる頻度が大きくなる。
以上から本発明の目的は、サブプロセッサ側でデータ記
憶アドレスを求めろ処理を行う必要のない複数プロセッ
サ間のデータ授受方法を提供することである。
く課題を解決するための手段〉 図は本発明のシステムのブロック図である。
１１：まメインシステム、１１ａはメインプロセッサ、
１２はサブシステム、１２ａｉよりブプロセッサ、１３
は共有ＲＡＭである。
く作用〉 メインプロセッサｌｌａは、サブシステム１２へ転送す
るデータを共有ＲＡＭ１３に書き込むと共に、該データ
を記憶すべきＲＡ　Ｍ　１２　ｃのアドレス（移転先ア
ドレス）を共有ＲＡ　Ｍに書き込み、サブプロセッサ１
２ａは共有ＲＡＭ１３から移転先アドレスとデータを読
み取り、データを移転先アドレスが指示する記憶域から
格納する。
〈実施例〉 図は本発明のシステムのブロック図である。
１１はコンピュータ構成のメインシステムであす、メイ
ンプロセッサ１１ａ１プコグラムメモリ（ＲＯＭ）　　
１　ｌ　ｂ、　ＲＡＭ　１１　ｃ　、その他図示しない
が各種入出力装置で構成されている。
１２；まコンピュータ構成のサブシステムであり、サブ
プロセッサ１２ａ１プログラムメモリ　［ＲＯＭ）１２
　ｂ、ＲＡＭＩ　２　ｃ等を有している。ＲＡＭ１２ｃ
には各揮データ（第１、第２、・・第ｎデータ）に対応
してデータ記憶域Ｍ１〜Ｍｎが設けられて′ｖ）ろ１、
尚、第１データの先頭ア：ぐレス：よＡ９．である。
１３は共有ＲＡＭであり、メインプロセッサ１１ａ及び
サブプロセッサ１２ａから異なるタイミングで別々にア
クセス可能に構成され、たと九ばＲＡＭとパスアービタ
を有している。
メインプロセッサ１１の不揮発性メモリたとえばＲＯＭ
１１ａの所定領域には、データの種別（第１．第２．・
・・第Ｎデータ）とデータ記憶域Ｍ　ｉ　　（ｉ　＝　
１〜Ｎ　）の先頭アドレスＡ６．との対応テーブルＴＢ
Ｌが記憶されている。
さて、メインシステム１１で作成した所定のデータをサ
ブシステム１２に転送するに際して、メインプロセッサ
ｌｌａはデータの種別を識別し、該データの種別に応じ
たアドレス（移転先ア１−ルス）をテーブルＴＢＬから
求め、該データを共有ＲＡＭ１３のデータ領域１３ａに
格納すると共に移転先アドレスをアメレス記憶域１３ｂ
１．：ｊ３納する。
データ及び移転先アドレスの共有ＲＡＭ１３への書き込
みが終わると、サブプロセッサ１２ａは該共有ＲＡＭ１
３に記憶された移転先アドレスを見て、共有ＲＡ　Ｍ上
のデータを該アドレスが指示するＲ　Ａ　Ｍ　１２　ｃ
の５ｉｌｌ！憶域に順に格納し、所定の処理を実行する
。
以後、受信したデータに基づいた処理が終了すればサブ
プロセッサ１２ａは次のデータを要求すべく要求コマン
ドを共有ＲＡＭ１３に書き込み、メインプロセッサｌｌ
ａは該要求コマンドを見て次のデータを前述のように共
有ＲＡＭに書き込んでデータ授受を継続する。尚、サブ
プロセッサ１２ａがデータを共有ＲＡＭ１３から読み取
った時に要求コマンドを共有ＲＡ　Ｍに書き込むように
してもよい。
〈発明の効果〉 以上本発明によれば、データの種別を示す識別コードの
代わりに、データ移転先アドレスをデータと共に共有Ｒ
ＡＭに書き込むようにしたから、サブプロセッサはデー
タを格納するためのアヌしスを一々求める必要がなく、
単純に指定された移転先アドレスからデータを格納する
だけでよく処理時間を短縮でき、しかもメインプロセッ
サの待ちの類度を少なくできる。
【図面の簡単な説明】
図は本発明のシステムのブロック図である０１１・・メ
インシステム、 １１ａ・・メインプロセッサ、 １２・・サブシステム、 １２ａ・・サブプロセッサ、 １３・・共有ＲＡＭ

Claims (1)

  1. 【特許請求の範囲】 ２以上のプロセッサと共有ＲＡＭを備え、該共有ＲＡＭ
    を介して各プロセッサ間でデータ授受を行うシステムの
    データ授受方法において、 第１のプロセッサは、第２のプロセッサへ転送するデー
    タを共有ＲＡＭに書き込むと共に、該データを記憶すべ
    き第２のプロセッサ側におけるメモリアドレスを共有Ｒ
    ＡＭに書き込み、 第２のプロセッサは共有ＲＡＭからアドレスとデータを
    読み取り、データを前記指定されたアドレスに格納する
    ことを特徴とする複数プロセッサ間のデータ授受方法。
JP5565788A 1988-03-09 1988-03-09 複数プロセッサ間のデータ授受方法 Pending JPH01229357A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP5565788A JPH01229357A (ja) 1988-03-09 1988-03-09 複数プロセッサ間のデータ授受方法
PCT/JP1989/000226 WO1989008886A1 (fr) 1988-03-09 1989-03-03 Echange de donnees entre une pluralite de processeurs

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5565788A JPH01229357A (ja) 1988-03-09 1988-03-09 複数プロセッサ間のデータ授受方法

Publications (1)

Publication Number Publication Date
JPH01229357A true JPH01229357A (ja) 1989-09-13

Family

ID=13004911

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5565788A Pending JPH01229357A (ja) 1988-03-09 1988-03-09 複数プロセッサ間のデータ授受方法

Country Status (2)

Country Link
JP (1) JPH01229357A (ja)
WO (1) WO1989008886A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002351850A (ja) * 2001-03-22 2002-12-06 Sony Computer Entertainment Inc プロセッサでのデータ処理方法及びデータ処理システム

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1992006431A1 (fr) * 1990-09-28 1992-04-16 Fujitsu Limited Procede de commande de messages pour systeme de communication de donnees
FR3078176B1 (fr) 2018-02-19 2020-02-28 IFP Energies Nouvelles Systeme et procede de prediction d'un phenomene physique et/ou chimique au moyen d'un segment de memoire partage

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5491032A (en) * 1977-12-28 1979-07-19 Nec Corp Data channel device
JPS54148346A (en) * 1978-05-12 1979-11-20 Yokogawa Hokushin Electric Corp Memory access system for multi-processor system
JPS5856891B2 (ja) * 1981-04-24 1983-12-17 富士通株式会社 情報処理システム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002351850A (ja) * 2001-03-22 2002-12-06 Sony Computer Entertainment Inc プロセッサでのデータ処理方法及びデータ処理システム

Also Published As

Publication number Publication date
WO1989008886A1 (fr) 1989-09-21

Similar Documents

Publication Publication Date Title
JPH01229357A (ja) 複数プロセッサ間のデータ授受方法
JP2522412B2 (ja) プログラマブルコントロ―ラと入出力装置の間の通信方法
JPS6217879Y2 (ja)
JPS61271555A (ja) ダイレクトメモリアクセス転送方式
JP2687716B2 (ja) 情報処理装置
JPS63311555A (ja) マルチプロセッサシステムにおける共有デ−タ制御方式
JPH0240760A (ja) 情報処理装置
JPH056333A (ja) マルチプロセサシステム
JPH01248207A (ja) 数値制御装置
JPS63296155A (ja) 周辺制御装置
JPS6383854A (ja) デ−タ転送回路
JPH0358162A (ja) プロセッサ間通信方式
JPH05173936A (ja) データ転送処理装置
JPS63231669A (ja) デ−タの伝送方式
JPS62145345A (ja) 直接メモリアクセス間隔制御方式
JPS5846423A (ja) ダイレクトメモリアクセス装置のインタ−フエイス回路
JPH09128030A (ja) 数値制御装置の高速化方法
JPS60124139A (ja) バッファメモリ通信方式
JPH04163657A (ja) データ転送制御方式
JPS61251943A (ja) デ−タ処理装置
JPH04149650A (ja) 情報処理装置
JPH03188521A (ja) イメージデータ出力装置の出力制御方式
JPH02184957A (ja) メモリアクセス制御方法
JPH06139186A (ja) バス制御方式
JPH03204755A (ja) データ転送装置