JPH01229571A

JPH01229571A - イメージ・センサ用ピーク検出装置

Info

Publication number: JPH01229571A
Application number: JP63054789A
Authority: JP
Inventors: Takashi Mitsuida; 高三井田
Original assignee: Fuji Photo Film Co Ltd
Current assignee: Fujifilm Holdings Corp
Priority date: 1988-03-10
Filing date: 1988-03-10
Publication date: 1989-09-13
Anticipated expiration: 2012-02-05
Also published as: US5038214A; JP2577598B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、イメージ・センサのダイナミック・レンジを
有効に利用して、被写体の最大光量を検出するイメージ
・センサ用ピーク検出装置に関する。

（従来の技術）近年、カメラ等に関する光学技術において光電変換素子
をイメージ・センサとして利用する技術が開発されてき
た。

例えば、スチル・カメラの自動焦点検出装置や自動露出
装置にＣＣＤ等の電荷転送デバイスを適用するものがあ
る。これは、被写体の入射光軸から互いに異なる距離に
一対の線撮像デバイス（複数のフォトダイオード等の光
電変換素子を一列に配列したもの）を所定方向に向けて
配置し、夫々の光電変換素子に発生する信号電荷をＣＣ
Ｄを介して外部へ出力する。各信号電荷は被写体の光学
像の各部分に対応しており、この一対の線撮像デバイス
より得られた信号電荷のパターンについての相関値を求
めることにより、パターン相互の位相差を検出し、この
位相差に基づいて被写体までの距離を判定する。

精度良く上記の位相差検出を行うためには、まず、線撮
像デバイス及びＣＣＤの作動範囲（ダイナミック・レン
ジ）内にて被写体を撮像する必要がある。即ち、受光量
が多くなり過ぎると、これらのデバイスが飽和するので
、得られる信号電荷のパターンの一部がクリンプしてし
まい、実際の被写体像とは異なったパターンについての
相関値を求めることとなる。その結果、位相差の演算結
果に誤差を生じ、精度の良い測距を行い得なくなる。

そこで、従来、線撮像デバイスの各光電変換素子に発生
する信号電荷量を検出し、全体の平均値が所定の闇値に
達した時に受像動作を停止してクリップのないパターン
による相関値を求め、精度の良い測距を行なおうとする
ものがある。第７図はこの測距を行うための従来の位相
差検出装置の構成を示す。同図に基づいて構成を述べる
と、撮影レンズ１の後方に位置するフィルム等細面２の
更に後方に、コンデンサレンズ３、セパレータレンズ４
及び位相差検出装置が順に配置されている。

該位相差検出装置は、セパレータレンズ４によって結像
される１対の被写体像を受光してこれを光電変換する線
撮像デバイス５，６と、該デバイス５，６の各画素に光
度分布に応じて発生する電気信号に基づき合焦状態を判
別する処理回路７より構成されている。

線撮像デバイス５．６上の結像は、被写体像がフィルム
等価面２より前方に位置する前ピン状態にあっては光軸
８側に近づき、逆に後ピン状態にあっては光軸８より遠
ざかり、合焦状態では前ピンと後ピンの中間の所定の位
置となる。したがって、処理回路７が夫々の線撮像デバ
イス５．６より発生した電気信号に基づき、結像の光軸
８よりの位置を検出することで合焦状態を識別している
。

線撮像デバイス５．６上の結像の相対位置を検出するた
めに位相差検出の手法が用いられる。この手法は、次式
（１）に基づく演算により線撮像デバイス５，６上の１
対の結像の相関値を求め、相関値が最小となるまでのこ
れらの結像の相対移動量（位相差）に基づいて合焦状態
を識別する。

Ｈ（Ｌ）＝Σｌ　Ｂ（Ｋ）　−Ｒ（Ｋ−Ｌ−１）　ｌ・
・・・（１）ただし、Ｌは例えば１から９までの整変数であり、上記
の相対移動量に相当する。

例えば、Ｂ　（Ｋ）は一方の線↑層像デバイス５の各画
素より時系列的に出力された信号、Ｒ（Ｋ−Ｌ−１）は
線撮像デバイス６の各画素より時系列的に出力された信
号であり、Ｌを１ないし９まで変化させる毎に上記式（
１）の演算を行えば、相関値Ｈ（１）。

Ｈ（２）、・・・・・・・・・、Ｈ（９）が得られる。

例えば、相関値Ｈ（５）が最小となる場合に合焦状態で
あると予め設定しておき、これよりずれた位置での相関
値が最小値となれば、そのずれ量即ちＬ＝５までの位相
差をピントのずれ量として検出することができる。

第８図は第７図の処理回路の構成を示すブロック図であ
る。尚、第８図の回路は第７図の線撮像デバイス５．６
と処理回路７を同一の半導体チップ内に一体形成した場
合を示す。

第６図において、５．６が線↑層像デバイスであり、夫
々所定数のフォトダイオードＤｂｌ〜Ｄｂ＋＋ｉ。

Ｄ、、１〜Ｄいが光軸８を介して一列に配列されている
。これに続いて、各フォトダイオードに発生する信号電
荷を個々に出力するための転送回路が設けられている。

即ち、７，８は各フォトダイオードＸ　ｂｌ〜Ｘ　、、
、　ｘ、、〜Ｘ　ｒｎに対応した電荷蓄積エレメントＴ
ｂ、−Ｔｂ、、Ｔ□〜Ｔ−を有するＣＣＤから成る電荷
蓄積部、９．１０は各エレメントＴｂＩ〜Ｔｂ、、Ｔ、
、〜Ｔ　ｒ　ｌ’ｌに対応した電荷転送エレメントＣＩ
＋ｌ〜Ｃ，，、Ｃ□〜Ｃ０を有するＣＣＤから成る電荷
転送部であり、トランスフアゲ−Ｈｌ、　１２をゲート
制御信号ＴＧにより導通にすると、電荷蓄積部７，８の
各電荷蓄積ニレメン）Ｔｂ、−Ｔ工。

Ｔｒｌ〜Ｔ　ｒ　ｎの信号電荷を電荷転送エレメントＣ
ｂ。

〜Ｃ工＊　　Ｃｒ　ｌ　””　Ｃｒ　ｈに並列転送する
ようになっている。１３．１４はフローティングゲート
であり、フォトダイオードＸ　ｂｌ”　Ｘ　ｂ＠、　Ｘ
□〜Ｘ　ｒｎの発生する信号電荷量に相当する電圧を発
生する。即ち、線撮像デバイス５と電荷蓄積部８及び線
撮像デバイス６と電荷蓄積部８の間の電荷転送路上に電
界結合即ち非接触でフローティングゲー）　１３．１４
が積層されているので、信号電荷量を非破壊的に読出す
ことができる。

１５、１６はマルチプレクサであり、電荷転送エレメン
トＣｂ、−Ｃ，，，Ｃ□〜Ｃｒｔ、より並列的に出力さ
れる信号を選択的に時系列の信号Ｓｂ、Ｓ、、に変換し
て出力する。１７は信号Ｓｔ、、Ｓ、、の相関値を演算
するための相関値演算回路であり、相関演算結果Ｈ（Ｌ
）　　（上記式（１）参照〕を出力する。

１８は制御信号発生回路であり、電荷蓄積部７゜８の所
謂転送ゲートに印加して電荷転送を行わせるゲート電極
信号Ｔφ、トランスファゲート１１゜１２のオン・オフ
を制御するゲート制御信号ＴＧ、電荷蓄積部９，１０の
所謂転送ゲートに印加して電荷転送を行わせるゲート電
極信号Ｃφ及び、マルチプレクサ１５．１６のチャンネ
ル切換え信号ＣＨｂ、　ＣＩ。

等の作動上必要な信号を発生する。

同図中に点線で示す範囲の電荷検知回路１９は、フロー
ティングゲート１３に接続されその発生信号Ｓｆを受信
するインピーダンス変換用増幅器２０、その入力接点と
電源ＶＩｌｌＩｌ１間に接続されるリセット用トランジ
スタ２１、反転入力端子に基準電圧Ｖ　ｒｅｆが印加さ
れ非反転入力端子に増幅器２０の出力信号Ｓ１が印加さ
れる比較器２２を有し、信号Ｓｆに相当する信号Ｓ、が
基準電圧Ｖ　ｒｅｆを超えると、検知信号り、を出力す
る。この検知信号Ｄｆが制御信号発生回路１８に供給さ
れると、トランスフアゲ−）ＴＧを遮断させるためのゲ
ート制御信号Ｔφを出力するなどして測距のための受光
動作を停止させる。つまり、フローティングゲート１３
はフォトダイオードｘｂ＋−ｘｂｍの発生する信号電荷
１（Ｘ、。

〜Ｘ、、７の発生電荷量と等しい）の平均値を示す信号
Ｓ、が予め設定された電圧Ｖ　ｒ　ｅ　ｆを超えるとき
電荷蓄積部７．８や電荷転送部９．１０の各エレメント
の電荷保持許容量に達したとして受光動作を停止し、信
号電荷のオーバーフローの防止ひいては相関値Ｈ（Ｌ）
の精度の維持を図るようにしている。即ち、トランジス
タ２１を一時的にオンすることにより信号Ｓ、を電源■
Ｉ、Ｉ、にクランプしてから測距のための受光動作を開
始し、受光量に従って変化する信号Ｓｆを検出し、被写
体よりの入射光量に応じて受光時間を制御することで飽
和のない被写体パターンを得るようにしている。

（発明が解決しようとする課題）しかしながら、上記のような従来のイメージ・センサに
あっては、全てのフォトダイオードに発生する信号電荷
の平均値を検出し、この平均値の結果に基づいて受光量
を制御して、ダイナミック・レンジの確保を図るが、被
写体の一部に背景に較べて高輝度の部分が存在するよう
な場合、この平均値を基準とすると咳高輝度の部分に対
応する信号の飽和は避けられない。また、背景が暗くて
一部が高輝度の場合に、一部のフォトダイオードは過剰
の信号電荷を発生して飽和状態に達しているにもかかわ
らず第６図に示す信号Ｓ、（平均値）が基準電圧■、。

、に達するまでに長時間を要し、その時間中に、センサ
の暗電流増加を招来してＳ／Ｎ比を低下させる等の問題
があった。

本発明はこのような従来の課題に鑑みて成されたもので
あり、ダイナミックレンジを改善し且つＳ／Ｎ比を向上
させるようにイメージ・センサの受光時間を制御するた
めに、イメージ・センサのうちの１又は複数のエレメン
トであっても信号電荷量が予め設定されたピーク量に達
した場合これを検出し、この検出信号に基づいて受光時
間を制御することで飽和のない被写体パターンの検出を
実現させるイメージ・センサ用ピーク検出装置を提供す
ることを目的とする。

（課題を解決するための手段）この課題を解決するために本発明は、複数の光電変換子
の最大信号電荷の発生イメージ・センサ用ピーク検出装
置において、複数の光電変換素子と、これらの光電変換
に隣接するポテンシャル障壁を設定するゲートと、該ゲ
ートを介して上記複数の光電変換素子に併設される不純
物層からなり該ポテンシャル障壁を超えて流入する信号
電荷に相当する信号を発生するドレイン部と、該ドレイ
ン部に生じる信号の電気的変化を受信することにより上
記複数の光電変換素子の少なくとも１個の光電変換素子
に発生する信号電荷が上記ポテンシャル障壁を超える量
に達したことを検出する検出回路とを具備した。

（作用）このような構成とした本発明にあっては、少なくとも何
れか１個の電荷蓄積エレメントの蓄積電荷が前記ポテン
シャル障壁を超える量と、前記ドレイン部に現れる信号
の変化として検出することができ、イメージ・センサを
飽和させることなくダイナミック・レンジを広く利用す
ることができる。

（実施例）以下、本発明による一実施例を図面と共に説明する。第
１図は当該実施例を自動焦点検出装置の処理回路に通用
した場合を示し、第８図に対応して示している。

先ず、被写体を受光し光電変換による信号を出力する受
光領域から説明する。第１図において、光軸に対して右
側に基準受光部、左側に参照受光部が形成されており、
光軸から夫々所定の間隔をもって形成されている。又、
半導体集積回路技術によって両者とも同一の半導体チッ
プにセル構造で一体形成されている。

Ｐ　ｂｌ　””　Ｐ　ｂａｎ　　Ｐ　ｒｌ　””　Ｐ　
ｒｌｓは共に同一形状のフォトダイオードであり、且つ
相互間は電気的に分離している。フォトダイオードＰ　
ｂｌ〜Ｐ　ｂａｒ　　Ｐ　ｒ＋〜Ｐ、、、、の夫々の一
側には、不要な電荷を排出ゲートＬｂｌ〜Ｌ　ｂａｎ　
　Ｌ　ｒ　Ｉ　””’　Ｌ　、、ｎを介して排出するた
めのドレーン層ＤＲＮが形成され、ドレーン層ＤＲＮは
所定電圧ＶＬＤが印加されるｎ゛型不純物層で形成され
ている。排出ゲートＬ　ｂＩ””’　Ｌ　ｂａｌｌ　　
Ｌ　ｒｌ−Ｌ　、Ｒは制ＪＲ信号ＶＬの電圧レベルに応
じてオン・オフするように成っている。

フォトダイオードＰ　ｂｌ”’　Ｐ　ｂａａ、　　Ｐ　
ｒｌ〜Ｐ、、７の夫々の他方側には、電極形状がコ字状
の電荷蓄積エレメントＳ　ｂＩ−Ｓ　ｂａｒ　　Ｓ　ｒ
＋〜Ｓ、、、がバリヤー・ゲ）Ａｂ＋〜Ａ工、Ａ０〜Ａ
Ｐｎを介して形成されている。バリヤー・ゲートＡｂＩ
〜Ａ工。

Ａ、、１〜Ａ　ｒｌ’ｌは表面電極に印加されるバイア
ス信号■。の電圧レベルに応じたポテンシャル・障壁を
基板中に発生させ、電荷蓄積ニレメン）Ｓｂ、〜Ｓ工ｙ
　　Ｓ　ｒ　ｌ　””　Ｓ　ｒ　Ｉ’ｌも同様にコ字状
の表面電極に印加されるバイアス信号ＶＳｔの電圧レベ
ルに応じたポテンシャル・プロフィールを形成する。　
電荷蓄積エレメントＳい〜Ｓ　１１１＋　　Ｓ　１．ｌ
””　Ｓ　＋、１１の夫々の凹部内には、一対づつのゲ
ートＣＩ＋ｌ＋Ｒｈ□、Ｇｂｔ＋Ｒｂ２、・・・・・・
、（：、ｂ、、　　Ｒ工とＧ　ｔ　ｌ　＋　　Ｒｒ　ｌ
、Ｇ　ｒｔ。

Ｒｒｚ、・・・・・・、Ｇい□　Ｒ１，ｌ’ｌと、それ
らを介して挟まれる様に形成されたｎ゛型不純物層より
成るドレイン部Ｄ　ｂＩ””　Ｄ　ｂａｒ　Ｄ　ｒｌ　
””　Ｄ　Ｉ’Ｆｌが設けられている。一方のクリヤー
・ゲートＧｂ＋〜Ｇｂ−，Ｇ−〜Ｇ　ｒ　１％は夫々の
表面電極に印加される制御信号ＣＲの電圧レベルに応じ
たポテンシャル・障壁を基板中に発生し、他方のバリヤ
ー・ゲートＲｂｌ〜ＲｂａｒＲ＋、ｌ〜Ｒ−は夫々の表
面電極に印加される制御信号ＡＧの電圧レベルに応じた
ポテンシャル・障壁を基板中に発生する。尚、クリヤー
・ゲー）Ｇｂ、〜Ｇ工＋　ＧＰｌ〜Ｇ　ｒ　ｎは一時的
に高電圧を印加することでポテンシャル障壁を深くして
、フォトダイオードＰｂ□〜Ｐ　ｂａｒ　　Ｐ　ｒｌ〜
Ｐ、、、、の不要電荷を電荷蓄積エレメントＳ　ｂ　ｌ
−Ｓ工、Ｓ、、＋−ＬＳ−側へ排出させる機能も備えて
いる。更に、電荷蓄積部の各電荷蓄積エレメントＳ　ｋ
ｌ〜Ｓｍ５ｒｌ〜Ｓ　ｒｎの出力端に設けられた転送ゲ
ートＺｙ〜Ｚ　ｂａｎ　　ｚｒ＋〜Ｚ　ｒｎを介してＣ
ＣＤから成る電荷転送ラインＣＣＤｂ。

ＣＣＤｒが設けられ、転送ゲートＺ　Ｉｌｌ””’Ｚｌ
ｌＩ＆ｌ　　ｚ、、、〜Ｚ　ｒｎは表面電極に印加され
る制御信号Ｔ、によってオン・オフの制御がされ、電荷
転送ラインｃｃｏｂ。

ＣＣＤｒは所謂４相駆動方式によるクロック信号φ、１
゜〜φｂ４、φ、、１〜φ、、４により信号電荷の転送
を行う。

これらの電荷転送ラインの各転送エレメント（各転送エ
レメントは４相駆動で１電荷信号を転送する）にフロー
ティング・ゲートＦ’ｂ＋〜Ｆｂａｒ　　Ｆｒｌ〜Ｆ　
ｒｌｌが併設され夫々の電荷転送エレメントに保持され
る信号電荷量に相当する電圧信号を非破壊的に出力する
。但し、基準部側の電荷転送ラインｃｃｏｂは信号電荷
を排出する場合を除き、隣接するエレメントの相互間で
信号電荷の転送を行わないように制御され、一方参照部
側の電荷転送ラインＣＣＤｒは信号電荷を排出する場合
の他に、隣接するエレメントの相互間で信号電荷を水平
方向に転送するようになっている。夫々のフローティン
グ・ゲートＦ　ｂｌ〜Ｆｂ＠、Ｆｒｌ〜Ｆ０に発生した
信号は所定のマルチプレクサ２０．２１で受信し、夫々
のチャンネル指定信号ＣＨｂ、　Ｃ！（ｒで指定された
信号を所定のタイミングで順次に出力することにより、
時系列の信号Ｓｂ、Ｓｒとして出力する。以上が受光領
域の構成であり、出力された信号Ｓｂ、Ｓｒは相関演算
回路２２に供給されて上記式（１）に基づく相関値Ｈ（
Ｌ）の演算結果を出力する。そして、前記各フォトダイ
オードＰ　ｂｌ”’　Ｐ　ｂｍ＋　　Ｐ　ｒｌ〜Ｐ０の
不要電荷をドレインＤＲＮへ排出した後、被写体像を一
定期間受光し、受光により発生した信号電荷に基づく相
関値の演算結果Ｈ（Ｌ）の出力までの作動を制御信号発
生回路２３が出力する各制御信号■１゜Ｖ　Ｑ＋　Ｖ　
Ｌ、　ＣＲ，ＡＧ、　Ｔ　Ｉ＋　Ｖ　ＳＴ、φ、１〜φ
０．φｒ１〜φ、、４゜ＣＨｂ、　Ｃ）！、によって制
御する。

尚、この実施例は半導体集積回路の所謂Ｃ−ＭＯ３製造
技術で形成され、２層配線の製造技術等を適用すること
により、上記各エレメントやゲートの表面電極を第１ポ
リシリコン層で形成しそれらの接続の為の配線（第１図
中には−・−・−で示す）は上方に積層される第２ポリ
シリコン層やメタル層などで形成される。又、周知の製
造技術を適用することができる。

更に、受光動作中において蓄積部の電荷蓄積エレメント
Ｓ　ｂＩ−３ｈｅａｒ　　Ｓｒｌ〜Ｓ、、、、の内の少
なくとも１個が許容電荷蓄ａ量に達したことを検出する
ための検出回路２４．２５を備えている。同回路は共に
同一の構成であるので検出回路２４を代表して説明する
と、２６は演算増幅器、２７は比較器であり、演算増幅
器２６の反転入力端子には全てのドレイン部Ｄｂｌ−’
Ｄｂ＠に共通接続するための配線が接続され該配線に発
生する電圧信号η、を受信する。−方の非反転入力端子
は所定のバイアス電圧■□、。

（例えば、３．５ボルト）が印加され、出力端子と反転
入力端子との間には相互に並列な容量素子Ｃとスイッチ
ング素子２８が接続されている。比較器２７の反転入力
端子に演算増幅器２６の出力端子が接続し、非反転入力
端子には予め設定された基準電圧■□、２が印加され、
出力端子に発生する検出信号Ｓ　ｏｈを制御信号発生回
路２３へ供給するように成っている。参照部側の検出器
２５はη、に相当する電圧信号η、を受信して検出信号
Ｓｏｂに相当する検出信号Ｓ、、、を制御信号発生回路
２３へ供給する。

そして、これらの信号３１１ｂ＋　Ｓ　＠ｒに後述する
変化があった場合、制御信号発生回路２３は受光動作を
停止するために例えばバリヤー・ゲートＡｂ、〜Ａ　ｂ
ｓ＋　Ａｒｔ〜Ａ０を非導通にすると同時に排出ゲート
Ｌｂｌ〜Ｌ　ｂ　ｍ　＋　　Ｌ　１．ｌ〜Ｌ、、、を導
通にして電荷蓄積エレメントＳい〜Ｓ工＋　　Ｓ　ｒ　
ｌ””　Ｓ　ｒ　ｎへの信号電荷の流入を停止するなど
制御信号を所定レベルに設定する。又、スイッチング素
子２８は受光動作の開始直前に制御信号発生回路２３よ
り供給されるリセント信号Ｒ３によって一時的にオンと
なり容量素子Ｃの不要電荷を放電する。更に、容量素子
Ｃは比較的小容量ものを使用して、検出器２４．２５の
感度を向上させである。

次にかかる実施例の作動を第２図ないし第４図に基づい
て説明する。先ず、この信号検出手段に関する部分を更
に詳述する。第２図は第１図中の蓄積部最古側に位置す
るフォトダイオードＰｂｌに発生する信号電荷を処理す
るセルを代表して示す。

第３図の斜線部分は隣接するセル間を分離するアイソレ
ーション、実線中点々で示す領域がＰ−ウェル中にドー
プされたｈ゛型不純物層、実線で示す部分がポリシリコ
ン層で形成された複数の表面電極、−・−・−で示す部
分が各表面電極を接続する配線である。第３図は第２図
のＡ−Ａ線に沿った縦断面図及びそれに対応するポテン
シャル・プロフィールを示す。受光動作開始直前のポテ
ンシャル・プロフィールを先ず説明すると、コ字状の電
荷蓄積ニレメン）Ｓｂ、は所定電圧Ｖ！Ｉ？（この実施
例では３．５ボルト）によって８３のフェルミレベルと
なり、その表面電極が口字状であるので、上面から見て
口字状に発生する。これに囲まれるドレイン部Ｄｂｌは
第１図中の容量素子Ｃの放電が完了するとβ４のフェル
ミレベルとなる。これらの間に介在するゲートＣ，，は
受光動作前のリセットのとき高電圧の信号ＣＲによって
β４のレベルまで下がることで電荷蓄積エレメントｓい
の不要電荷をドレイン部Ｄｂ＋を介して検出器２４へ排
出し、受光時には図示するように低電圧（電圧ＣＲが０
ボルトのとき）の信号ＣＲによってβ。となる。一方の
ゲートＲｂｌは印加電圧ＡＧ（１，５〜３．５ボルトの
範囲で調節する）によりβ２のレベルとなる。転送ゲー
トＺｂ１は電荷転送ラインＣＣＤｂへ電荷の転送を行わ
ない場合は信号Ｔｇによりβ。のレベルに設定さ咋、電
荷転送する場合はβ３と電荷転送ラインＣＣＤｂのポテ
ンシャル井戸のレベル　βＣＣＤの中間レベルまで下げ
られる。ドレイン層ＤＲＮは所定電圧ＶＬＤ（６ポルト
）によって最も深いレベルβ。

に設定される。ゲートＬｂ＋は受光動作前のリセット動
作のときに高電圧の信号■、にょってβ、近傍のレベル
まで下がった後、信号■、が低電圧（１，２ボルト）と
なってβ１のレベルに設定される。

バリヤー・ゲートＡｂｌは印加電圧■。によってβ２の
レベルに設定される。尚、電荷蓄積エレメントＳｌ＋１
とドレイン部Ｄｂ＋の間を直接に信号電荷が移動するこ
とが無いように相互間をアイソレーションなどで絶縁し
ているので、必ずゲートＧ、１゜Ｒｂ、を介して電荷が
転送される。

このようなポテンシャルプロフィールにおいて受光動作
を開始すると、フォトダイオードＰｂｌの光電変換効果
により発生する信号型の−がバリヤー・ゲートＡｂ＋を
介して電荷蓄積ニレメン＋−Ｓ、。

へ移動し蓄積する。ゲートＡＧのレベルβ３に達する間
ではこのポテンシャル障壁に阻まれて常に電荷蓄積エレ
メントＳｂ、への蓄積が継続する。このポテンシャル障
壁を越える程の信号電荷が蓄積されると第３図に示すよ
うに、信号電荷がドレイン部Ｄｂ０へ流入し、検出回路
２４へ印加される信号η５の電圧レベルが変化し、それ
に応じて検出回路２４中の容量素子Ｃが充電され、演算
増幅器２６の出力レベルが次第に上昇する。時点ｔ８に
おいて充電電圧がＶｉ＋ｉｙｚ　（４，０ボルト）を超
えると検出信号Ｓｏｂが“Ｌ　”レベルに反転する。そ
して、この反転を制御信号発生回路２３が検知して受光
動作の停止を指示する。この一連の動作により、受光開
始時点Ｌ０から停止時点１．までが受光期間となる。

ここでは電荷蓄積エレメントＳｌ、ｌに関わるセルにつ
いて代表して説明したが、他のセルにおいても同一のポ
テンシャルプロフィールに設定された後に作動し、且つ
、全てのドレイン部が共通の配線で検出回路２４（参照
部は検出回路２５）に接続されているので、何れか１個
の電荷蓄積エレメントにおいて信号電荷がポテンシャル
障壁を超えると信号Ｓ。が“Ｌ”レベルに反転する。従
って、検出回路２４．２５は電荷蓄積エレメントに蓄積
される信号電荷の平均値が所定の闇値値を超える時に受
光動作を停止するのではなく、たとえ１つの電荷蓄積エ
レメントが飽和状態に達すれば受光動作を停止する。こ
の結果、全ての信号電荷は夫々の電荷蓄積エレメントの
電荷蓄積許容範囲内に収まり、相関演算回路２２へ供給
される信号Ｓｂ、Ｓ−に飽和によるクリップを生じない
ので、被写体像に対応した実際の相関値を得ることがで
き、測距処理の精度向上を図ることはできる。

又、この実施例では、所定のピークレベル検出用のポテ
ンシャル障壁を設定するためのバリヤー・ゲートＲｈ、
”−Ｒｂ、とＲ□〜Ｒｒｎの他に不要電荷排出専用のゲ
ートＧｂｌ−ａＧｂ＆とＧ　ｒ　＋　−Ｇ　ｒ　ｎを設
けているが、これらのゲートＧ　ｂ　ｌ〜ＧｂｓとＧｒ
ｌ〜Ｇ　ｒ　ｎを省略し、制御信号ＡＧの電圧レベルを
適宜に調整してバリヤー・ゲー）Ｒｂ、〜Ｒｂ＠とＲｒ
ｌ〜Ｒ１にポテンシャル障壁の設定と不要電荷排出を行
わせてもよく、この場合には構造を筒素化することがで
きる。又、基準受光部と参照受光部に同一構造の検出回
路２４．２５を設けているが各セルは同一の構造である
ので何れか一方を省略して構成の筒素化を図ってもよい
。

次に、第５図に基づいて、他の実施例を説明する。第１
図に示す先の実施例は自動焦点検出装置におけるピーク
検出の為の態様として半導体チップに一体形成した場合
を開示したが、第５図の構成は本発明による更に基本的
な構成を示し、光学装置全般に使用しえる汎用性を有す
るものである。

先ず構造を説明すると、この装置はＣ−ＭＯ３半導体製
造技術等にて一体に形成され、ＰＤ、〜ＰＤ、は一列に
配列されかつ夫々の間が分離して形成された複数のフォ
トダイオード、ＴＨは夫々のフォトダイオードＰＤ、−
ＰＤ、、に対して並行に隣接して形成されたポリシリコ
ン層等から成るバリヤー・ゲート、ＤＮは更にバリヤー
・ゲートＴＨと並行に隣接して半導体基板（Ｐ−ウェル
）内に形成されたｎ゛型不純物層から成るドレイン部で
あり、バリヤー・ゲートＴＨは、ある電位の信号ＡＧが
印加されることにより基板内に所定レベルのポテンシャ
ル障壁を形成する。尚、フォトダイオードＰＤ＋〜ＰＤ
、による撮像を行なう期間は信号ＡＧの電位を一定に保
持するが、撮像前に一旦高電位にしてポテンシャル障壁
を深くすることにより、フォトダイオードＰＤ、〜ＰＤ
、の不要電荷をドレイン部ＤＮへ排出する。

ドレイン部ＤＮは第１図に示す検出回路２４と同様の検
出回路に接続され、露光によりフォトダイオードＰＤ、
〜ＰＤＩ、の少なくとも１個のダイオードに発生する信
号電荷量がポテンシャル障壁を超えると、ドレイン部Ｄ
Ｎに生じる電圧ηに変化を生じ、この電圧ηの変化を検
出回路が検出して出力信号Ｓ。の出力レベルを反転する
。尚、第５図におい第１図の検出回路２４と同−又は相
当する部分を同一符号で示している。

第６図は第５図のＢ−Ｂ線断面及びそれに対応する半導
体基板内のポテンシャル・プロフィールを示す。アイソ
レーションの領域のフェルミ・レベルが最も高いレベル
ε。に設定され、信号ＡＧによるポテンシャル障壁をε
１のレベルに、ドレイン部ＤＮのフェルミ・レベルをε
２に設定し、夫々のレベルの関係を電圧制御によってε
。〉ε１〉ε２に設定する。尚、撮影前のリセット時に
、高電圧の信号ＡＧをゲー）ＴＨに一時的に印加するこ
とで、障壁をε２のレベルまで深くして、フォトダイオ
ードＰＤ、〜ＰＤ、の不要電荷をドレイン部ＤＮ側へ排
出させる。

この実施例によれば、ポテンシャル障壁を形成するため
のバリヤー・ゲートＴＨと該障壁を超えてくる信号電荷
を検出するドレイン部ＤＮが複数のフォト・ダイオード
に対して、共通に一対だけ形成するので構成が簡素であ
る。

又、具体的な適用例としては、第８図に示す従来の自動
焦点検出装置から電荷検知回路１９を取り除き、代わり
に第５図に示すピーク検出回路を受光部とは別個に併設
することができる。この場合、第８図の線撮像デバイス
５．６の各フォト・ダイオード−Ｘ、、１〜Ｘ　ｒ’ｌ
ｌ　＋　Ｘ　ｂｌ〜Ｘ１＋ｓに対応するように同−形状
及び間隔で第５図のフォトダイオードＰＤ、〜ＰＤ、を
形成しこれを隣接して設ければ、フォト・ダイオードｘ
ｒｔ〜Ｘｒｎ＋Ｘｂｌ〜Ｘいと同一の条件下でのピーク
検出を行うことができる。

又、他の具体的な適用例としては、最適露光を行うため
の露光装置に適用することができる。例えば、第５図に
示す複数のフォト・ダイオード　ＰＤ１〜ＰＤ、、をカ
メラの所定の画角内となるように配置すれば、少なくと
も１個のフォト・ダイオードの信号電荷量がポテンシャ
ル障壁を超える量に達すればこれを検出することができ
るので、該画角内の被写体の強い光強度の部分を基準と
して測光する所謂スポット測光を行うことができる。

このように、このピーク検出装置は、光学装置に関して
上記実施例の自動焦点検出装置や自動露光装置に限らず
、広い分野に適用することができる新規な機能を有する
。

（発明の効果）以上説明したように、本発明によれば、複数の光電変換
素子と、これらの光電変換に隣接するポテンシャル障壁
を設定するゲートと、該ゲートを介して上記複数の光電
変換素子に併設される不純物層からなり該ポテンシャル
障壁を超えて流入する信号電荷に相当する信号を発生す
るドレイン部と、該ドレイン部に生じる信号の電気的変
化を受信することにより上記複数の光電変換素子の少な
くとも１個の光電変換素子に発生する信号電荷が上記ポ
テンシャル障壁を超える量に達したことを検出する検出
回路とを具備したので、ドレイン部に発生する信号の変
化でもって少なくとも何れか１個の電荷蓄積エレメント
が電荷蓄積許容量に達したことを検出することができる
。この結果、複数の光電変換素子を有するイメージセン
サを用いて何れの素子をも飽和させることなく受像を行
う為の制御を実現することができ、各種画像信号処理に
おける処理精度の向上を図ることができる。

【図面の簡単な説明】

第１図は本発明を自動焦点検出装置に適用した場合を示
すブロック図、第２図は第１図中おいて本発明に直接関
連する部分を拡大して示すブロック図、第３図は第２図
のＡ−Ａ線断面におけるポテンシャルプロフィールを示
す断面図、第４図は検出回路の作動を示すタイミングチ
ャート、第５図は他の実施例の構造を示すブロック図、
第６図は第５図のＢ−Ｂ線断面におけるポテンシャルプ
ロフィールを示す断面図、第７図は従来の自動焦点検出
装置の概略構成を示す構成説明図、第８図は従来の自動
焦点検出装置の受光部及び信号処理部の構成を示すブロ
ック図である。Ｐｂｌ〜Ｐ　ｂａｎ　　Ｐ　、、−Ｐ　ｒ、＋１＋ＲＤ
、〜ＲＤ、、、フォトダイオードＳ　Ｉｌｌ”’　Ｓ　ｂａｙ　Ｓ　ｒｌ−３ｒｌｌ　；
電荷蓄積エレメントＲｂ　ｌ　””　Ｒｂ　１１　＊　
　Ｒｒ　ｌ　””　Ｒｒ　ｎ　＋ＴＨ；バリヤー・ゲー
トＧｂｔ”（Ｊ４＋　　Ｇｒ＋〜Ｇｒｎ：クリヤー・ゲー
トＤい〜Ｄｂ−、Ｄ□〜Ｄ、ｎ、ＤＮ　；　ドレイン部
２４．２５　　；検出回路２６．２７　　；差動増幅器Ｇ；容量素子第　　４　　図（Ｖｏｌｔ）第５図ｖ第６図 Δ＾

Claims

【特許請求の範囲】

（１）複数の光電変換素子と、これらの光電変換に隣接するポテンシャル障壁を設定す
るゲートと、該ゲートを介して上記複数の光電変換素子に併設される
不純物層からなり該ポテンシャル障壁を超えて流入する
信号電荷に相当する信号を発生するドレイン部と、該ドレイン部に生じる信号の電気的変化を受信すること
により上記複数の光電変換素子の少なくとも１個の光電
変換素子に発生する信号電荷が上記ポテンシャル障壁を
超える量に達したことを検出する検出回路とを具備した
ことを特徴とするイメージ・センサ用ピーク検出装置。
（２）前記検出回路は、一方の入力端子が所定バイアス
に設定され、他方の入力端子と出力端子間に容量素子が
接続されかつ前記ドレイン部に接続される差動増幅器か
ら成り、前記ドレイン部の電気的変化を該容量素子の電
荷量の変化として検出することを特徴とする請求項１記
載のイメージ・センサ用ピーク検出装置。