JPH01230249A - 薄膜の形成方法 - Google Patents

薄膜の形成方法

Info

Publication number
JPH01230249A
JPH01230249A JP5484488A JP5484488A JPH01230249A JP H01230249 A JPH01230249 A JP H01230249A JP 5484488 A JP5484488 A JP 5484488A JP 5484488 A JP5484488 A JP 5484488A JP H01230249 A JPH01230249 A JP H01230249A
Authority
JP
Japan
Prior art keywords
film
cvd
thin film
substrate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5484488A
Other languages
English (en)
Other versions
JPH0682653B2 (ja
Inventor
Hidekazu Okudaira
奥平 秀和
Kanji Tsujii
辻井 完次
Shigeru Nishimatsu
西松 茂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Science & Tech Agency
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Science & Tech Agency
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Science & Tech Agency, Agency of Industrial Science and Technology filed Critical Science & Tech Agency
Priority to JP63054844A priority Critical patent/JPH0682653B2/ja
Publication of JPH01230249A publication Critical patent/JPH01230249A/ja
Publication of JPH0682653B2 publication Critical patent/JPH0682653B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、金属薄膜の形成方法に係り、特にSiO□膜
上にタングステン等の高融点金属薄膜を接着性よく形成
する薄膜の形成方法に関するものである。
〔従来の技術〕
LSIの高集積化が進むにつれ、低抵抗で融点が高い電
極や配線材料が必要になってきた。そのため、タングス
テン(W)、チタン(Ti)、モリブデン(Mo)など
の高融点金属膜のスパッタリング法、真空蒸着法などが
研究されてきた。その中でも、膜中の不純物が少なく抵
抗が低い高融点金属膜を、LSI表面の段差部分にカバ
レッジよく形成するためには、化学的気相成長(Che
m−1cal V apor D eposition
 、略してCVDという)法が適している。
最も一般的なCVD法である熱CVD法でW膜を形成す
る例では、原料ガスに例えば六弗化タングステン(WF
G)を用いる。上記方法では、第163回ミーティング
・オブ・ザ・エレクトロケミカル・ソサエティ・イクス
テンデッド・アブストラクト、83−1.第657頁(
1983)  (L63rd Mtg。
of the Electrochemical So
c、 ExtendedAbstract、 83−1
.657 (1983) )に示されているように、シ
リコン(Si)基板上にW膜を形成できる。しかし、酸
化シリコン(Sin、)上には形成できない。これは、
CVDの初期の段階でWFGとSiとが次式のように容
易に反応するが、SiO□とは反応しないためである。
2WF、+3Si→2W↓+3SiF、↑ (1)その
結果、Si上にだけ選択的にW膜を形成することができ
る。上記現象は高融点金属一般について成立する。
〔発明が解決しようとする課題〕
上記従来技術ではSi上にだけ高融点金属膜を形成でき
る。しかし、LSIの配線形成に高融点金属のCVD法
を適用するためには、SiO□膜上にも高融点金属膜を
形成する必要がある。
そのため2例えばWでは多量の水素(H2)を同時に流
して高温(700℃以上)でCVDを行ったり、WF、
をレーザ光で光分解することによって、5i02上に膜
形成を行う試みがされており、上記の方法で一応膜形成
が行われることは確認されている。しかし、前者の場合
は高温で反応させるため、SiとSio2との界面にW
が侵入して行くエンクローチメントという現象が生じ、
また、後者の場合は5in2とWとの付着性が十分でな
い。
本発明の目的は、Sio2上にも、CVD法によって接
着性がよい高融点金属膜をエンクローチメントなく形成
することにある。
〔課題を解決するための手段〕
上記目的は、基板との接着性がよく薄膜の構成原子と置
換反応し易い原子を含む中間層を、あらかじめ上記基板
上に形成しておくことにより達成される。
さらに望ましいのは、5in2膜上に中間層として薄い
SiN膜を低温光CVD法で形成したのち、高融点金属
膜のCVDを行うことである。
〔作用〕
本発明における中間層の1つである低温光CvD−5i
N膜の特異な性質をまず説明する。
ジシラン(SizH,)とアンモニア(NH3)を低圧
水銀ランプ光(波長185n m )により光化学反応
させると、SiN膜を形成することができる。
上記光CVD法では、基板加熱がない室温の状態でもS
iN膜が形成できるが、その場合、膜中の窒素(N)と
大気中の酸素(0□)が置換反応をしてSio2膜ば変
化する。上記現象は、室温で形成したSiN膜中の5i
−N結合が、不安定なためと考えられ、上記基板温度を
高くして行くとなくなる。
そこで、第1図(a)に示すように、Sin、膜2上に
低温光CVD法によってSiN膜3を形成したのち、W
のCVDを行えばよいと考えた。すなわち、S i02
膜2上に薄い低温光CVD−8iN膜3を形成しておけ
ば、 W F、+ 25iN−+WSi2+ 2 N F、 
  (2)で示す反応がWのCVDの初期の段階で生じ
、結果として、第1図(b)に示すように、薄いWSi
2膜4を介してSiO□膜2とW膜5が、接着性よく形
成できる。ここで、反応式(2)で示した反応が生じる
ためには、SiN膜中の5i−N結合が切断される必要
があるが、基板温度としては450℃で十分である。そ
のため、700℃以上のCVDにおけるようなエンクロ
ーチメント現象はない。
〔実施例〕
つぎに本発明の実施例を図面とともに説明する。
第1図は本発明による薄膜の形成方法の第1実施例を示
し、(a)および(b)はそれぞれ製造工程を説明する
断面図、第2図(a)、(b)は本発明の第2実施例を
説明する工程断面図、第3図は本発明の第3実施例を示
す断面図、第4図(a)〜(c)はそれぞれ本発明の第
4実施例の製造工程を示す断面図である。
第1実施例 本実施例は、Si○2膜上に中間層として薄いSiN膜
を光CVD法で形成したのち、WFGを原料ガスとした
熱CVD法によりW膜を形成したものである。第1図に
おいて、5iJJ板1上の全面に厚さ150nmの5i
02膜2を有するウェハを、光CVD装置内に設置して
所定の圧力まで減圧したのち、低圧水銀ランプを光源に
用いた光CVD法により、厚さ5nmのSiN膜3を(
a)に示すように形成した。この際、原料ガスとしてジ
シラン(SizHi)とアンモニア(NH3)を使用し
た。
また、基板加熱は行っていない。つぎに、上記ウェハを
直ちにWの減圧CVD装置内に移し、Wの熱CVDを行
った。この際、原料ガスとしてWF6を、キャリアガス
としてH2を使用し、それらの比率は1/100とした
。また、基42i2温度は450℃とした。上記の方法
により、第1図(b)に示すように付着性がよいW膜5
を形成することができた。上記ウェハのW膜5とSio
、膜2との界面を、オーシュ電子分光分析法で調べた結
果、薄いWSi、層4が存在することが判った。このこ
とから、光CVD−3iN膜3中のN原子が、WF。
あるいはその分解生成物中のW原子と置換反応を起こし
たことが確認された。
なお1本実施例ではWのCVDを、減圧CVD装に内に
ウェハを移して行ったが、SiN膜を形成するために用
いた光CVD装置内でそのまま引き続いて行うことも可
能である。原料ガスは減圧CVDと同じものでよい。
第2実施例 本実施例は、Sin、膜上に形成した中間層である光C
VD−5iN膜をホトリソグラフィによりパターニング
したのち、WF、を原料ガスに、レーザを光源に用いた
光CVD (レーザCVD)法により残された中間層上
にだけ、W膜を形成したものである。以下第2図にした
がって説明する。
第2図(a)に示すように、光CVD法によりSiN膜
3をSiO□膜2上の全面に形成する。原料ガスには第
1実施例と同じものを使用するが、基板温度は100℃
に加熱した。これは、ホトリソグラフィのために1時間
程度大気にウェハをさらす間に、上記SiN膜3中のN
原子と大気中の0原子が置換反応を起こして、上記Si
N膜3の表面にSiO□の薄い膜が形成されるのを抑制
するためである。SiN膜3のパターニング後、ウェハ
をレーザCVD装置内に移し、ArFエキシマレーザ(
発振波長193n m )光を、ウェハ上1−のところ
を平行に入射してWの光CVDを行った。原料ガス、キ
ャリアガスは、第1実施例と同じWF、とH2とである
が、それらの比率は115とした。また、基板温度は3
50℃とした。H2の比率が第1実施例に較べてかなり
低いのは、レーザCVDの場合にはWF、が光励起され
反応性が高くなっているので、H2の比率が高いと、気
相中の反応でW原子が形成されて、SiN膜がないSi
o2膜2の上にも降り積ってしまうからであり、基板温
度が低いのも同じ理由による。
上記方法で、SiO□膜2上にパターニングで残された
SiN膜3上にだけW膜5が形成された様子を示したの
が第2図(b)である。ただし、SiN膜3はWSiX
膜4に変化している0本実施例の場合は、パターニング
する必要があるSiN膜3の厚さが、その上に形成しよ
うとするW膜5に較べて薄いので、その加工精度はW膜
5を直接加工するよりも高い、この結果、微細な線幅の
W配線の形成が可能であると考えられる。
第3実施例 第3図に示す第3実施例は、Si上に部分的に存在する
Sio2膜によってできた段差部分にも、ステップカバ
レッジよくW膜が形成可能であることを示すものである
。第3図において、厚さ1.5μmのSio2膜2によ
ってできた段差があるSi基板l上で、全面に光CVD
法により厚さ5nmのSiN膜を形成したのち、W膜5
のCVDを行った。SiN膜とW膜5のCVDに関する
詳細は第1実施例と同様である。その結果、第3図に示
すように薄いW S ix層4を介して、ステップカバ
レッジよくW膜5が形成できた。上記のように、光CV
DのSiN膜がSio2膜2の段差の側面にも、上記S
in、膜2の上面と同様に形成されるからである。
本実施例の一つの特徴は、Wが段差の部分からSin、
膜2の下に潜り込んで行く、いわゆるエンクローチメン
トといわれる現象がないことである。
このことは、つぎの第4実施例で示すような、M○Sト
ランジスタのソースやドレインに電極を形成する場合に
重要である。
第4実施例 第4図に示す第4実施例は、PSG (りんを含有した
5in−)上の配線とMOS (Metal−Oxid
e−Sem1conductor ) −F E T 
(FieldEffect Transistor)の
コンタクトホール内のソース、ドレインに、W電極を形
成したものである。第4図(a)はMOS−FET上の
PSGSeO2極を形成するためのコンタクトホールが
形成された状態を示している。まず、第4図(b)に示
すように本ウェハの上の全面に光CVD法によってSi
N膜3を形成した。SiN膜3に対する光CVDの詳細
は第2実施例と同様である。上記SiN膜3は、コンタ
クトホール内のソース7およびドレイン8の領域にも、
上記PSG膜6上と同様に形成されている。つぎに、電
極、配線のためのバターニングをSiN膜3に対して行
ったのち、WのCVDを行った。W(71CVD法は第
2実施例に示したのと同様である。その結果、第4図(
c)に示すようにSiN膜3の残した部分にだけW[1
95が形成され、コンタクトホール内のソース7および
ドレイン8に対する電極と、PSG上の配線とを同時に
形成することができた。なお、本実施例において、PS
G膜6上にSiN膜3を形成したのち、コンタクトホー
ルのエツチングを行う方法は望ましくない。それは、コ
ンタクトホールの側面におけるPSGSeO2出した部
分には、WのCVDができないからである。ただし、コ
ンタクトホール部だけに選択的に金属CVDをレーザな
どを用いて行い、その後全面金属CVDを行うことは可
能である。
また、本実施例におけるゲート電極の形成法として、本
発明の方法を用いることもできる。
上記各実施例は、いずれもWの場合について示したが、
同様なことは、チタン(Ti)、モリブデン(M o 
)などの場合にも実施できる。金属の原料ガスも弗化物
(WF、、TiF、、MoF、)だけでなく、塩化物(
WCII、、 Ti114. MoC1,)やカルボニ
ル化合物(W (G O)s 、Tl(G O) a 
−Mo (CO)s )も用いることができる。
〔発明の効果〕
上記のように本発明による薄膜の形成方法は、基板上に
化学的気相成長法により薄膜を形成する薄膜の形成方法
において、上記基板との接着性がよく、かつ、上記薄膜
の構成原子と置換反応しやすい原子を含む中間層を、上
記基板上にあらかじめ形成したのち、薄膜を形成するこ
とにより。
Sin、膜とSi上とに高融点金属膜のCVDを行うこ
とができる。したがって、LSIの電極や配線材料とし
て、高融点金属膜を同時に形成することが可能である。
【図面の簡単な説明】
第1図は本発明による薄膜の形成方法の第1実施例を示
す、(a)および(b)はそれぞれ製造工程を説明する
断面図、第2図(a)および(b)は本発明の第2実施
例を説明する工程断面図、第3図は本発明の第3実施例
を示す断面図、第4図(a)〜(c)はそれぞれ本発明
の第4実施例の製造工程を示す断面図である。 1・・・基板(Si基板) 2・・・酸化シリコン膜 3・・・中間層(SiN膜) 5・・・薄膜 代理人弁理士  中 村 純之助 第1図 第2図 +5O(s;AM)   2:tliJtzす:yニー
D  3:YbVhts;sR) ”’4g第4図

Claims (1)

  1. 【特許請求の範囲】 1、基板上に化学的気相成長法により薄膜を形成する薄
    膜の形成方法において、上記基板との接着性がよく、か
    つ、上記薄膜の構成原子と置換反応しやすい原子を含む
    中間層を、上記基板上にあらかじめ形成したのち、上記
    薄膜を形成することを特徴とする薄膜の形成方法。 2、上記中間層は、光化学反応を利用した化学的気相成
    長法により形成することを特徴とする特許請求の範囲第
    1項に記載した薄膜の形成方法。 3、上記薄膜は、タングステンまたはチタンあるいはモ
    リブデンであることを特徴とする特許請求の範囲第1項
    または第2項に記載した薄膜の形成方法。 4、上記中間層は、窒化シリコンであることを特徴とす
    る特許請求の範囲第1項ないし第3項のいずれかに記載
    した薄膜の形成方法。 5、上記基板は、該基板上の全面あるいは部分的に酸化
    シリコン膜が存在していることを特徴とする特許請求の
    範囲第1項ないし第4項のいずれかに記載した薄膜の形
    成方法。
JP63054844A 1988-03-10 1988-03-10 薄膜の形成方法 Expired - Lifetime JPH0682653B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63054844A JPH0682653B2 (ja) 1988-03-10 1988-03-10 薄膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63054844A JPH0682653B2 (ja) 1988-03-10 1988-03-10 薄膜の形成方法

Publications (2)

Publication Number Publication Date
JPH01230249A true JPH01230249A (ja) 1989-09-13
JPH0682653B2 JPH0682653B2 (ja) 1994-10-19

Family

ID=12981920

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63054844A Expired - Lifetime JPH0682653B2 (ja) 1988-03-10 1988-03-10 薄膜の形成方法

Country Status (1)

Country Link
JP (1) JPH0682653B2 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5050881A (ja) * 1973-09-04 1975-05-07

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5050881A (ja) * 1973-09-04 1975-05-07

Also Published As

Publication number Publication date
JPH0682653B2 (ja) 1994-10-19

Similar Documents

Publication Publication Date Title
EP0288754B1 (en) High rate tungsten cvd process for stress-free films
JPH04229623A (ja) 導電構造体を半導体素子内に選択的に封入する工程
JPS62101049A (ja) シリサイド層の形成方法
US8344352B2 (en) Using unstable nitrides to form semiconductor structures
JPS60211982A (ja) 薄膜トランジスタ
US4957880A (en) Method for producing semiconductor device including a refractory metal pattern
JPH01230249A (ja) 薄膜の形成方法
JPS62283625A (ja) 半導体装置の電極の製造方法
JPS59175726A (ja) 半導体装置の製造方法
JPH06204170A (ja) 半導体装置およびその製造方法
JPS63181422A (ja) 窒化チタン膜の形成方法
US7041585B2 (en) Process for producing an integrated electronic component
US5946599A (en) Method of manufacturing a semiconductor IC device
JPH03205830A (ja) 半導体装置及び多結晶ゲルマニウムの製造方法
JPH10223556A (ja) 半導体装置の製造方法
JPH02308569A (ja) 半導体装置およびその製造方法
JPS6376876A (ja) 気相成長法
JP2701722B2 (ja) 半導体装置の製造方法
JPH0212913A (ja) 金属または半導体の電極・配線形成方法
KR20010074331A (ko) 반도체 소자 제조 방법
JPH0513364A (ja) 半導体素子の製造方法
JPH03157925A (ja) 半導体装置の製造方法
JPH0461324A (ja) 選択気相成長法
KR20020061261A (ko) 반도체 기판 상에 실리사이드막을 형성하는 방법
JPH0888278A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term