JPH0682653B2 - 薄膜の形成方法 - Google Patents

薄膜の形成方法

Info

Publication number
JPH0682653B2
JPH0682653B2 JP63054844A JP5484488A JPH0682653B2 JP H0682653 B2 JPH0682653 B2 JP H0682653B2 JP 63054844 A JP63054844 A JP 63054844A JP 5484488 A JP5484488 A JP 5484488A JP H0682653 B2 JPH0682653 B2 JP H0682653B2
Authority
JP
Japan
Prior art keywords
film
cvd
forming
sio
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63054844A
Other languages
English (en)
Other versions
JPH01230249A (ja
Inventor
秀和 奥平
完次 辻井
茂 西松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP63054844A priority Critical patent/JPH0682653B2/ja
Publication of JPH01230249A publication Critical patent/JPH01230249A/ja
Publication of JPH0682653B2 publication Critical patent/JPH0682653B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、金属薄膜の形成方法に係り、特にSiO2膜上に
タングステン等の高融点金属薄膜を接着性よく形成する
薄膜の形成方法に関するものである。
〔従来の技術〕
LSIの高集積化が進むにつれ、低抵抗で融点が高い電極
や配線材料が必要になってきた。そのため、タングステ
ン(W),チタン(Ti),モリブデン(Mo)などの高融
点金属膜のスパッタリング法、真空蒸着法などが研究さ
れてきた。その中でも、膜中の不純物が少なく抵抗が低
い高融点金属膜を、LSI表面の段差部分にカバレッジよ
く形成するためには、化学的気相成長(Chemical Vapor
Deposition,略してCVDという)法が適している。
最も一般的なCVD法である熱CVD法でW膜を形成する例で
は、原料ガスに例えば六弗化タングステン(WF6)を用
いる。上記方法では、第163回ミーティング・オブ・ザ
・エレクトロケミカル・ソサェティ・イクステンデッド
・アブストラクト,83−1,第657頁(1983)(163rd Mtg.
of the Electrochemical Soc.Extended Abstract,83-1,
657(1983))に示されているように、シリコン(Si)
基板上にW膜を形成できる。しかし、酸化シリコン(Si
O2)上には形成できない。これは、CVDの初期の段階でW
F6とSiとが次式のように容易に反応するが、SiO2とは反
応しないためである。
2WF6+3Si→2W↓+3SiF4↑ (1) その結果、Si上にだけ選択的にW膜を形成することがで
きる。上記現象は高融点金属一般について成立する。
〔発明が解決しようとする課題〕
上記従来技術ではSi上にだけ高融点金属膜を形成でき
る。しかし、LSIの配線形式に高融点金属のCVD法を適用
するためには、SiO2膜上にも高融点金属膜を形成する必
要がある。
そのため、例えばWでは多量の水素(H2)を同時に流し
て高温(700℃以上)でCVDを行ったり、WF6をレーザ光
で光分解することによって、SiO2上に膜形成を行う試み
がされており、上記の方法で一応膜形成が行われること
は確認されている。しかし、前者の場合は高温で反応さ
せるため、SiとSiO2との界面にWが侵入して行くエンク
ローチメントという現象が生じ、また、後者の場合はSi
O2とWとの付着性が十分でない。
本発明の目的は、SiO2上にも、CVD法によって接着性が
よい高融点金属膜をエンクローチメントなく形成するこ
とにある。
〔課題を解決するための手段〕
上記目的は、基板との接着性がよく薄膜の構成原子と置
換反応し易い原子を含む中間層を、あらかじめ上記基板
上に形成しておくことにより達成される。
さらに望ましいのは、SiO2膜上に中間層として薄いSiN
膜を低温光CVD法で形成したのち、高融点金属膜のCVDを
行うことである。
〔作用〕
本発明における中間層の1つである低温光CVD−SiN膜の
特異な性質をまず説明する。
ジシラン(Si2H6)とアンモニア(NH3)を低圧水銀ラン
プ光(波長185nm)により光化学反応させると、SiN膜を
形成することができる。上記光CVD法では、基板加熱が
ない室温の状態でもSiN膜が形成できるが、その場合、
膜中の窒素(N)と大気中の酸素(O2)が置換反応をし
てSiO2膜に変化する。上記現象は、室温で形成したSiN
膜中のSi−N結合が、不安定なためと考えられ、上記基
板温度を高くして行くとなくなる。
そこで、第1図(a)に示すように、SiO2膜2上に低温
光CVD法によってSiN膜3を形成したのち、WのCVDを行
えばよいと考えた。すなわち、SiO2膜2上に薄い低温光
CVD−SiN膜3を形成しておけば、 WF6+2SiN→WSi2+2NF3 (2) で示す反応がWのCVDの初期の段階で生じ、結果とし
て、第1図(b)に示すように、薄いWSi2膜4を介して
SiO2膜2とW膜5が、接着性よく形成できる。ここで、
反応式(2)で示した反応が生じるためには、SiN膜中
のSi−N結合が切断される必要があるが、基板温度とし
ては450℃で十分である。そのため、700℃以上のCVDに
おけるようなエンクローチメント現象はない。
〔実施例〕
つぎに本発明の実施例を図面とともに説明する。第1図
は本発明による薄膜の形成方法の第1実施例を示し、
(a)および(b)はそれぞれ製造工程を説明する断面
図、第2図(a),(b)は本発明の第2実施例を説明
する工程断面図、第3図は本発明の第3実施例を示す断
面図、第4図(a)〜(c)はそれぞれ本発明の第4実
施例の製造工程を示す断面図である。
第1実施例 本実施例は、SiO2膜上に中間層として薄いSiN膜を光CVD
法で形成したのち、WF6を原料ガスとした熱CVD法により
W膜を形成したものである。第1図において、Si基板1
上の全面に厚さ150nmのSiO2膜2を有するウエハを、光C
VD装置内に設置して所定の圧力まで減圧したのち、低圧
水銀ランプを光源に用いた光CVD法により、厚さ5nmのSi
N膜3を(a)に示すように形成した。この際、原料ガ
スとしてジシラン(Si2H6)とアンモニア(NH3)を使用
した。また、基板加熱は行っていない。つぎに、上記ウ
エハを直ちにWの減圧CVD装置内に移し、Wの熱CVDを行
った。この際、原料ガスとしてWF6を、キャリアガスと
してH2を使用し、それらの比率は1/100とした。また、
基板温度は450℃とした。上記の方法により、第1図
(b)に示すように付着性がよいW膜5を形成すること
ができた。上記ウエハのW膜5とSiO2膜2との界面を、
オージュ電子分光分析法で調べた結果、薄いWSi×層4
が存在することが判った。このことから、光CVD−SiN膜
3中のN原子が、WF6あるいはその分解生成物中のW原
子と置換反応を起こしたことが確認された。
なお、本実施例ではWのCVDを、減圧CVD装置内にウエハ
を移して行ったが、SiN膜を形成するために用いた光CVD
装置内でそのまま引き続いて行うことも可能である。原
料ガスは減圧CVDと同じものでよい。
第2実施例 本実施例は、SiO2膜上に形成した中間層である光CVD−S
iN膜をホトリソグラフィによりパターニングしたのち、
WF6を原料ガスに、レーザを光源に用いた光CVD(レーザ
CVD)法により残された中間層上にだけ、W膜を形成し
たものである。以下第2図にしたがって説明する。
第2図(a)に示すように、光CVD法によりSiN膜3をSi
O2膜2上の全面に形成する。原料ガスには第1実施例と
同じものを使用するが、基板温度は100℃に加熱した。
これは、ホトリソグラフィのために1時間程度大気にウ
エハをさらす間に、上記SiN膜3中のN原子と大気中の
O原子が置換反応を起こして、上記SiN膜3の表面にSiO
2の薄い膜が形成されるのを抑制するためである。SiN膜
3のパターニング後、ウエハをレーザCVD装置内に移
し、ArFエキシマレーザ(発振波長193nm)光を、ウエハ
上1cmのところを平行に入射してWの光CVDを行った。原
料ガス、キャリアガスは、第1実施例と同じWF6とH2
であるが、それらの比率は1/5とした。また、基板温度
は350℃とした。H2の比率が第1実施例に較べてかなり
低いのは、レーザCVDの場合にはWF6が光励起され反応性
が高くなっているので、H2の比率が高いと、気相中の反
応でW原子が形成されて、SiN膜がないSiO2膜2の上に
も降り積ってしまうからであり、基板温度が低いのも同
じ理由による。
上記方法で、SiO2膜2上にパターニングで残されたSiN
膜3上にだけW膜5が形成された様子を示したのが第2
図(b)である。ただし、SiN膜3はWSi×膜4に変化し
ている。本実施例の場合は、パターニングする必要があ
るSiN膜3の厚さが、その上に形成しようとするW膜5
に較べて薄いので、その加工精度はW膜5を直接加工す
るよりも高い。この結果、微細な線幅のW配線の形成が
可能であると考えられる。
第3実施例 第3図に示す第3実施例は、Si上に部分的に存在するSi
O2膜によってできた段差部分にも、ステップカバレッジ
よくW膜が形成可能であることを示すものである。第3
図において、厚さ1.5μmのSiO2膜2によってできた段
差があるSi基板上で、全面に光CVD法により厚さ5nmのSi
N膜を形成したのち、W膜5のCVDを行った。SiN膜とW
膜5のCVDに関する詳細は第1実施例と同様である。そ
の結果、第3図に示すように薄いWSi×膜4を介して、
ステップカバレッジよくW膜5が形成できた。上記のよ
うに、光CVDのSiN膜がSiO2膜2の段差の側面にも、上記
SiO2膜2の上面と同様に形成されるからである。
本実施例の一つの特徴は、Wが段差の部分からSiO2膜2
の下に潜り込んで行く、いわゆるエンクローチメントと
いわれる現象がないことである。このことは、つぎの第
4実施例で示すような、MOSトランジスタのソースやド
レインに電極を形成する場合に重要である。
第4実施例 第4図に示す第4実施例は、PSG(りんを含有したSi
O2)上の配線とMOS(Metal−Oxide−Semiconductor)−
FET(Field Effect Transistor)のコンタクトホール内
のソース,ドレインに、W電極を形成したものである。
第4図(a)はMOS−FET上のPSG膜6に電極を形成する
ためのコンタクトホールが形成された状態を示してい
る。まず、第4図(b)に示すように本ウエハの上の全
面に光CVD法によってSiN膜3を形成した。SiN膜3に対
する光CVDの詳細は第2実施例と同様である。上記SiN膜
3は、コンタクトホール内のソース7およびドレイン8
の領域にも、上記PSG膜6上と同様に形成されている。
つぎに、電極、配線のためのパターニングをSiN膜3に
対して行ったのち、WのCVDを行った。WのCVD法は第2
実施例と示したのと同様である。その結果、第4図
(c)に示すようにSiN膜3の残した部分にだけW膜5
が形成され、コンタクトホール内のソース7およびドレ
イン8に対する電極と、PSG上の配線とを同時に形成す
ることができた。なお、本実施例において、PSG膜6上
にSiN膜3を形成したのち、コンタクトホールのエッチ
ングを行う方法は望ましくない。それは、コンタクトホ
ールの側面におけるPSG膜6の露出した部分には、WのC
VDができないからである。ただし、コンタクトホール部
だけに選択的に金属CVDをレーザなどを用いて行い、そ
の後全面金属CVDを行うことは可能である。
また、本実施例におけるゲート電極の形成法として、本
発明の方法を用いることもできる。
上記各実施例は、いずれもWの場合について示したが、
同様なことは、チタン(Ti),モリブデン(Mo)などの
場合にも実施できる。金属の原料ガスも弗化物(WF6,T
iF6,MoF6)だけでなく、塩化物(WCl4,TiCl4,MoC
l4)やカルボニル化合物(W(CO)6,Ti(CO)6,Mo(CO)6
も用いることができる。
〔発明の効果〕
上記のように本発明による薄膜の形成方法は、基板上で
高融点金属膜を形成する部分の少なくとも一部に酸化シ
リコン膜が存在し、上記基板との接着性がよく、かつ高
融点金属膜の構成原子と置換反応しやすい原子を含む中
間層が窒化シリコンであって、上記中間層の窒化シリコ
ンを光化学反応を利用した化学的気相成長法により形成
する工程と、高融点金属の弗素化合物ガスを用い、上記
高融点金属膜を化学的気相成長法により形成する工程を
含むことにより、SiO2膜とSi上とに高融点金属膜のCVD
を行うことができる。したがって、LSIの電極や配線材
料として、高融点金属膜を同時に形成することが可能で
ある。
【図面の簡単な説明】
第1図は本発明による薄膜の形成方法の第1実施例を示
す、(a)および(b)はそれぞれ製造工程を説明する
断面図、第2図(a)および(b)は本発明の第2実施
例を説明する工程断面図、第3図は本発明の第3実施例
を示す断面図、第4図(a)〜(c)はそれぞれ本発明
の第4実施例の製造工程を示す断面図である。 1……基板(Si基板) 2……酸化シリコン膜 3……中間層(SiN膜) 5……薄膜

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】基板上で高融点金属膜を形成する部分の少
    なくとも一部に酸化シリコン膜が存在し、上記基板との
    接着性がよく、かつ高融点金属膜の構成原子と置換反応
    しやすい原子を含む中間層が窒化シリコンであって、上
    記中間層の窒化シリコンを光化学反応を利用した化学的
    気相成長法により形成する工程と、高融点金属の弗素化
    合物ガスを用い、上記高融点金属膜を化学的気相成長法
    により形成する工程を含むことを特徴とする薄膜の形成
    方法。
  2. 【請求項2】上記高融点金属は、タングステンまたはチ
    タンあるいはモリブデンであることを特徴とする特許請
    求の範囲第1項に記載した薄膜の形成方法。
JP63054844A 1988-03-10 1988-03-10 薄膜の形成方法 Expired - Lifetime JPH0682653B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63054844A JPH0682653B2 (ja) 1988-03-10 1988-03-10 薄膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63054844A JPH0682653B2 (ja) 1988-03-10 1988-03-10 薄膜の形成方法

Publications (2)

Publication Number Publication Date
JPH01230249A JPH01230249A (ja) 1989-09-13
JPH0682653B2 true JPH0682653B2 (ja) 1994-10-19

Family

ID=12981920

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63054844A Expired - Lifetime JPH0682653B2 (ja) 1988-03-10 1988-03-10 薄膜の形成方法

Country Status (1)

Country Link
JP (1) JPH0682653B2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5050881A (ja) * 1973-09-04 1975-05-07

Also Published As

Publication number Publication date
JPH01230249A (ja) 1989-09-13

Similar Documents

Publication Publication Date Title
KR0140379B1 (ko) 도전 구조체를 반도체 소자내에 선택적으로 인캡슐레이션하기 위한 방법
JPH0573254B2 (ja)
JP2742590B2 (ja) 半導体装置の製造方法
JPH08167599A (ja) 半導体装置及びその製造方法
US5985749A (en) Method of forming a via hole structure including CVD tungsten silicide barrier layer
JPH0682653B2 (ja) 薄膜の形成方法
US4957880A (en) Method for producing semiconductor device including a refractory metal pattern
JP3515351B2 (ja) 半導体装置の製造方法
JPS59175726A (ja) 半導体装置の製造方法
JPH06204170A (ja) 半導体装置およびその製造方法
US5723371A (en) Method for fabricating a thin film transistor having a taper-etched semiconductor film
US7041585B2 (en) Process for producing an integrated electronic component
JP2972687B2 (ja) 半導体装置の製造方法
JPH08204188A (ja) 半導体装置およびその製造方法
JPS60111421A (ja) 半導体装置の製造方法
JPS61248525A (ja) 半導体装置の製造方法
JPH03205830A (ja) 半導体装置及び多結晶ゲルマニウムの製造方法
US5977608A (en) Modified poly-buffered isolation
JP2545907B2 (ja) 半導体装置の製造方法
US5981387A (en) Method for forming silicide film in semiconductor device
JPS62114231A (ja) 半導体装置
JP2941048B2 (ja) Soi基板の作製方法
JPH06334050A (ja) 半導体装置
JPH07183515A (ja) 半導体装置の製造方法
JPS6057974A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term