JPH01230767A - スパッタリングターゲットおよび半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明はスパッタリングターゲット、と半導体装置に関
する。

（従来技術） 近年、非晶質シリコン（ａ−３ｉ　）膜を用いた薄膜ト
ランジスタをスイッチング素子とした、アクティブマト
リクス型液晶表示装置が注目されている。この液晶表示
装置は、安価なガラス基板を用いて低温膜形成技術によ
りアクティブマトリクス回路が形成できること、大面積
化が容易であること、微細加工技術の適用により高精細
化も可能であること等から、フラット型テレビジョンの
有力候補と考えられている。絶縁性基板上の薄膜トラン
ジスタの構造には、ゲート電極を半導体薄膜の下に置く
逆スタガー形と、ゲート電極を半導体薄膜上に形成する
スタガー型とがある。通常アクティブマトリクス基板で
は、アドレス配線をゲート電極と一体的に絶縁性基板上
に形成し、薄膜トランジスタを逆スタガー型とする。逆
スタガー型薄膜トランジスタを用いたアクティブマトリ
クス基板を形成する場合、大面積化、高精細化のために
アドレス配線兼ゲート電極に要求される特性は、この上
に半導体薄膜やデータ配線が重ねられるので薄く、しか
も十分に低抵抗であること、できれば段差部テーパがつ
いていること、ゲート絶縁膜として用いられる安定した
酸素膜が表面に形成でき。

ること、後の工程で用いられる例えばｌａ酸と過酸化水
素液等の洗浄液等に浸されないこと等である。この様な
要求を満たす上で好ましいアドレス配線兼ゲート電極材
料として、従来よりタンタル（Ｔａ＞等の各種金属が用
いられている。

一方、アクティブマトリクス型液晶表示装置を高精細且
つ大面積に実現する場合、用いる薄膜トランジスタの数
が非常に多くなる。例えば、アドレス４００Ｘデータ４
００の場合、素子数は１６００００となる。これだけの
多くの薄膜１−ランジスタアレイを完全に製作すること
は難しく、種々の欠陥が発生する。例えば、多層配線或
いはキャパシタの電気的短絡、配線の解放、薄膜トラン
ジスタの欠陥等である。表示装置として点欠陥を許容し
た場合、配線の解放は容易に救済することができる。例
えばアドレス線が断線しても、両端から、信号を供給す
ることによりこれを救済することができる。また、信号
電圧を保持するキャパシタは、薄膜トランジスタのオフ
抵抗を十分に大きくし、液晶の抵抗率を大きくすれば設
ける必要がないため、この部分で致命的な画像欠陥とな
らない。これに対し、配線の短絡事故は致命的な大きい
欠陥となる。例えばアドレス配線とデータ配線が短絡す
ると、これらの配線に沿って線欠陥となる。しかもこの
欠陥は簡単には補修により救済することがいきない。

この様な多層配線間の短絡を防止する方法として、アド
レス配線兼ゲート電極をＴａ膜により形成し、その表面
に陽極酸化膜を形成し、更にその上にＳ！（ｈ膜又はＳ
’！３Ｎ＋膜を堆積する、という積層絶縁膜構造とする
ことが提案されている（特公昭６０−５４４７８号公報
）。

しかしこの方法では、Ｔａは一般にはαＴａとして存在
しその電気抵抗は１３．５μΩｃｍであるがスパッタに
より生成した薄膜はｌａがβＨａとなり約１４０〜２６
０μΩｃｍと抵抗が大きくなってしまう欠点がある。ま
た、ざらにＴａ膜の陽極酸化によりアドレス配線の抵抗
が大きいものとなってしまう。このように配線抵抗が大
きくなると、アドレスパルスの遅延による波形歪みが大
きくなる。の結果アドレス配線の信号入力、端部と終端
部での画素への書込みに差が生じ、画質の均一性が損わ
れることになる。Ｔａ膜の膜厚を大きくすれば配線抵抗
を小さくすることができるが、余り厚くすると膜のはが
れやこの上に形成されるデータ配線の断線の原因となる
。

Ｔａ膜よりも低抵抗の配線材料としてモリブデン（ＭＯ
＞がある。しかし、Ｍｏ膜は主として硫酸と過酸化水素
水の混液での洗浄ができないこと、表面に良好な絶縁膜
が形成できないこと等の理由でアクティブマトリクス基
板のアドレス配線としては特性が十分である。

−万里結晶３ｉ基板を用いた半導体集積回路、例えばダ
イナミックＲＡＭに代表されるメモリ集積回路で用いら
れるＭＯＳトランジスタのゲート電極配線には、不純物
ドープ多結晶シリコン膜が一般に用いられて来た。しか
し、更に素子の微細化、高集積化を図るためには多結晶
シリコン膜では比抵抗が高過ぎる。多結晶シリコン膜よ
り比抵抗が低く、且つ高温にも絶える材料としてはモリ
ブデン・シリコンサイド（Ｍ。

Ｓ！２）膜等があるが、これを用いても電極配線の抵抗
が多いために、電流の遅延いう問題が以上のように単結
晶３ｉ基板等を用いた半導体装置において、更に素子の
微細化と高集積化を図るためには、電極配線の抵抗が大
きい問題になっている。また、電極配線としては単に抵
抗が小さいだけでなく、各種処理に対する耐性に優れ、
且つＳｉとのオーミック接触性も良好な安定電極材料が
望まれている。

同様に、従来のアクティブマトリクス基板では、アドレ
ス配線兼ゲート電極の性能が大面積化、高精細化を妨げ
る原因となっていた。

本発明は、上記点に鑑みてなされたもので、導電性、加
工性、酸化皮膜の形成性、その他の特性や優れた合金膜
の生成に好適なスパッタリングターゲットと前記合金膜
を用いた半導体装置を提供することを目的とする。

［発明の構成］ 諜 （８題点を解決するための手段と作用）本発明はａ−３
ｉ膜や多結晶シリコン膜、単結晶Ｓｉ基板などを用いた
半導体装置の電気配線材料として種々の金属、合金膜に
ついて系統的に実験検討した結果、タンタル（Ｔａ＞と
ニオブ（Ｎｂ＞の合金がＴａあるいはＭｏ膜の電気抵抗
に比べ、遥かに低い電気抵抗を有するとともに、電気配
線用膜として必要な加工性、酸化膜形成性、シリコンと
のオーミック接触性、ボンディング性、その他が優れた
半導体装置用電気配線膜が得られ、ざらにこの半導体装
置用電気配線膜の生成にはスパッタが好適であることを
見出した事による。

すなわち、本発明はスパッタにより生成した電気配線用
合金膜がＴａとＮｂの合金膜（Ｎｂ−Ｔａ合金膜〉とな
るように調整された事を特徴とするスパッタリングター
ゲットである。

ここでＮｂの含有量があまり少ないと合金膜の加工性や
酸化膜形成性、混液洗浄性は良いが、電気抵抗が大きく
なり、また逆にその量があまり多いと合金膜の電気抵抗
は良好であるが、反対に混液洗浄性、特にＨ２ＳＯ４が
多い場合あるいはＨ２Ｏ２が飛散した場合が悪くなるた
め、Ｎｂの含有量は重量％で１０〜９０％が好ましく、
さらに好ましくは２０〜８０％が良い。しかし、これら
のターゲットの用いても雰囲気あるいは印加電圧等の条
件により合金膜の組成は変化するものであり一概に決定
されるものではない。

上記スパッタリングターゲット用ターゲットの形態とし
ては、ＮｂとＴａを溶解し合金化した合金ターゲット、
Ｎｂ粉末、Ｔａ粉末を混合形成後焼結し得られた粉末焼
結体よりなる焼結ターゲット、またはＮｂ部材とＴａ部
材の面積比により両者を複合させてなる複合ターゲット
等が考えられる。

上記各ターゲットの選択理由を述べると、合金ターゲッ
トはＴａとＮｂのスパッタ効率が異なるるため合金化し
た方が均一な合金膜が得られること、加工工程が比較的
少ないこと等が挙げられる。この合金ターゲットを得る
際の合金の溶解は、エレクトロンビーム溶解、消耗電極
式アーク溶解等が好ましい。

次に焼結ターゲットは、ＴａとＮｂのスパッタ効率が異
なる為、粉末を混合し焼結すると生成する合金膜のバラ
ツキが比較的少ない。

また、複合ターゲットはＴａ板とＭＯ板をそのまま使用
できるため原料の入手が容易であり、焼結ターゲットと
比較してガス成分の少ないものかられる。

なお、本発明に係る電気配線用スパッタリングターゲッ
トにおいて、炭素、窒素、水素、酸素、その他の不純物
元素は少ないほうが望ましいが５％原子以下の範囲で含
むことは許容される。

上記スパッタリングターゲットにより得られるＮｂ−Ｔ
ａ合金膜を単結晶Ｓｉ基板を用いた半導体装置の配線材
料として用いることにより、Ｔａ１Ｍ０などの金属膜よ
り比抵抗が小さく、そのため電流の遅延が小さくなる。

また、加工性、酸化膜形成性、シリコンとのオーミック
接触性、ボンディング性等に優れた電極配線を有する半
導体装置が得られる。

これら半導体装置に用いられる電極配線材料を得るため
の薄膜形成はスパッタ法に限られるものではなく、ＣＶ
Ｄ法、プラズマＣＶＤ法、電気抵抗加熱法、電子ビーム
蒸着法等でも可能である。

また、絶縁性基板と、この基板上に互いに交差してデー
タ配線と、各アドレス配線とデータ配線と、各アドレス
配線とデータ配線の交差位置に形成されゲート電極がア
ドレス配線に、ソース電極がデータ配線にそれぞれ接続
された複数の薄膜トランジスタと、これら薄膜トランジ
スタのドレイン電極にそれぞれ接続された複数の表示用
電極とを有する表示装置用駆動回路基板において、前記
アドレス配線、Ｔａ−Ｎｂ合金膜により形成することに
より上記と同様に極めて良好な特性を得ることが可能と
なる。

る。

（実施例） 純度９９．９％のＴａとＮｂを原料としてＴａとＮｂの
含有量を種々変化させた合金をエレクトロンビーム溶解
により溶解後機械加工し、ターゲラ！〜を作成した。

次いでこのように用意された合金ターゲットを用いてア
ルゴン雰囲気中、室温でスパッタリングを行なったのち
、電気抵抗、加工性（ドライ）、酸化膜形成性等につい
て各種試験を行った。

その結果を第１表に示す。

以下余白 なお、純度９９．９％と称する市販のチタン、クロム、
モリブデン、タンタル、Ｍｏ５ｉ２などについても比較
のため、スパッタリング後の特性を同様に評価した。

表から明らかなように、本発明にかかる合金膜は室温堆
積１炎において、Ｔｉ、Ｃｒ、Ｔａ。

ＭＯ３！２のいずれよりも比抵抗が小さい。堆積後、熱
処理を行なうことにより、更に小さい比抵抗が１ｑられ
る。また、ドライエツチングによる加工性もＭＯ３！２
の膜と同等に優れたものであり、テーパ加工も容易であ
った。のち、ＭＯ，Ｔｉ、Ｑｒなどで良質の熱酸化膜が
形成されないが、本発明にかかる合金膜では良質の熱酸
化膜が）ｑられている。洗浄液として広く用いられる、
Ｈ２３０４＋Ｈ２０２混液に対する耐性も優れたもので
あった。３ｉとのオーミック接触性も優れ、またＳ！０
２膜との反応も少なく、３ｉを用いた半導体装置との適
合性が良好であることが確認されている。

なお表中の、○（良好）、△（ヤや良好）、×（不良）
の評価は、加工性についてはＣＦ４系のドライエツチン
グが可能か否かにより、テーパ加工性については同じ＜
　ＣＦ　４系のドライエツチングによりテーパ角度制御
ができるか否かにより行った。熱酸化膜形成については
、４００℃程度の温度でピンホールがなく、３Ｘ１０５
Ｖ／ｃｍ以上の耐圧、１ｘｌＯ，Ａ／−以下のリーク電
流の酸化膜が得られるか否かにより、陽極酸化膜形成に
ついては、ピンホールなく、３　ｘｌＯ”　Ｖ／ｃｍ以
上の耐圧、ｌＸｌ０．Ａ／＝以下のリーク電流の酸化膜
が得られるか否かにより行った。またシリコンとのオー
ミック接触性については、４００　’Ｃ手度の温度で反
応するか否かにより行った。

半導体装置の電極材料としては、熱酸化膜形成、陽極酸
化膜形成、強酸化処理等が必要になる場合があり、従来
のＭＯ電極では表に示すようにこれらが良好に行なえず
、Ｔａ電極ではこれらの処理が可能であるが比抵抗が高
いという問題がある。この点本発明のＮｂ−Ｔａ合金は
熱酸化膜形成、陽極酸化膜形成、強酸処理を良好に行う
ことができ、低抵抗である。

以下、本発明の実施例を図面を用いて説明する。

第１図は、本発明をＭＯ３集積回路に適用した実施例の
ＭＯＳトランジスタ部分の断面図である。１は比抵抗数
Ω・ｃｍのｐ型用結晶３ｉ基板であり、これにフィール
ド絶縁膜２を形成し、素子領域に熱酸化によりａｏｏｎ
ｍのゲート酸化膜２′を形成した。この後Ｎｂ（４０重
量％）−Ｔａ（６０重間％）の合金膜をスパッタ法によ
り３００ｎｍ形成し、これをＰＥＰ、ドライエツチング
によりパターニングしてテーパ付のグー１へ電極３を形
成した。そしてゲート電極３をマスクとして、Ｐイオン
をＩ　Ｘ　１０　　／　ｃｍ　、　１００ＫｅＶで注入
し、１０００’Ｃ，３０分の熱処理を行ってソース。

ドレイン領域４．４′を形成した。この熱処理工程でゲ
ート電極３の比抵抗は３０μΩｍと低抵抗のものとなっ
た。続いてＣＶＤ酸化膜５を１μｍの厚さに形成し、こ
れにコンタクトホール６．６′を開け、Ａ１膜の堆積、
パターニングによりソース、ドレイン電極７，８を形成
した。

この実施例によれば、ゲート電極は従来のＭＯＳｉ２膜
を用いた場合に比べて比抵抗が非常に低く、ゲート遅延
時間の短い回路特性が得られる。また１０００℃の熱処
理によってもグー！・電極とその下のグー１−酸化膜と
の反応はなく、信頼性の高い素子性が得られる。

第２図は一実施例のアクティブマトリクス基板の等両回
路である。１１はガラス基板であり、この上に互いに交
差する複数本ずつのアドレス配線１２とデータ配線１３
が配設されている。

後に詳細に説明するように、アドレス配線１２はこの実
施例ではＮｂ−Ｔａ合金膜により形成している。アドレ
ス配線１２とデータ配線１３の各交差位置にスイッチン
グトランジスタとして薄膜トランジスタ１４が形成され
ている。薄膜トランジスタ１４のゲート電極はアドレス
配線１２に、ソース電極はデータ配線１３にそれぞれ接
続され、ドレイン電極は画素電極である表示用電極１５
に接続されている。

第３図は一画素部分をより具体的に示した平面図であり
、第３図（ａ）と（ｂ）はそれぞれ第３図のＡ−Ａ′と
Ｂ−Ｂ−断面図である。これを製造工程に従って説明す
ると、 先ずガラス基板１１上にＮｂ−Ｔａ合金膜がスパッタリ
ングにより堆積され、バターニングしてアドレス配線１
２が形成される。この実施例ではＮｂ−Ｔａ合金膜は、
Ｎｂ５０重四％−下８５０重量％の合金を用い、厚さ２
００ｎｍ、配線幅３０μｍとした。アドレス配線１２の
エツジにはテーパをつけた。このテーパエツチングは、
レジストとＣＦ４＋Ｏ２を用いたドライエツチングの条
件の組合わせにより、容易に可能である。

薄膜ｌ−ランジスタ１４のゲート電極４１は、アドレス
配線１２と同じ材料を用いこれと一体形成される。

表示面積が２０ｃｍ　Ｘ　１５ｃｍ（Ａ　５サイズ）の
液晶表示装置の場合、アドレス配線２の長さは約２３ｃ
ｍとなる。上記条件のＮｂ−ＴａＦＪアドレス配線１２
の長さ２３Ｃｔｎの抵抗は１１．２にΩであった。

こうしてアドレス配線１２とゲート電極４１が形成され
た後、これらの表面に陽極酸化膜４２が形成される。こ
の実施例では陽極酸化は、０．０１％クエン酸水溶液中
で行なわれた。引続き全面にプラズマＣＶＤにより２０
０ｎｍのＳｉＯ２膜４３膜形３される。この後、３００
ｎｍのアンドープ非晶質シリコン＜ａ−ｓ　ｒ　＞膜４
４゜４４′、５０ｎｍのｎ＋型ａ−３ｉ膜４５．５０ｎ
ｍのＭｏｔｌ！Ｊ４６がこの順に堆責される。これ３層
は、薄膜トランジスタ部とアドレス配線１２とこの後形
成されるデータ配線１３の各交差部に島状に残してエツ
チングされる。この後１５０ｎｍのＩＴＯ膜により、各
画素の表示用電極１５が形成される。続いてＡＩ膜の蒸
着、パターニングによりデータ配線１３このデータ配線
１３に連続的につながるソース電極４７１、とドレイン
電極４７２が形成される。ドレイン電極４７２は表示用
電極１５にコンタクトさせる。

こうしてこの実施例のアクティブマトリクス基板では、
陽極酸化膜４２とＣＶＤ５　！　０２膜４３をゲート絶
縁膜として薄膜［・ランジスタが形成される。またアド
レス配線１２とデータ配線１３の各公差部では、陽極酸
化膜４２とＣＶＤ５！０２膜４３と島状ａ−３ｉ膜４４
−の積層膜が層間絶縁膜として用いられる。このアクテ
ィブマトリクス基板を用い、これと対向電極基板の間に
液晶層を挟めば、液晶表示装置が得られる。

この実施例によれば、アドレス配線１２の配線抵抗は非
常に小さいものとなり、従ってこの実施例の基板を大面
積表示装置用として用いて優れた性能が得られる。アド
レス配線１２のエツジにはテーパがついており、これよ
りデータ配線１３の段切れが確実に防止される。アドレ
ス配線１２のＮｂ−Ｔａ合金膜を陽極酸化して１ｑられ
た陽極酸化膜は良質であり、この陽極酸化膜を含む層間
絶縁膜を用いることによって、配線層間の短絡事故も確
実に防止される。従ってこの実施例によれば、大面積、
高精細且つ信頼性の高い表示装置が実現できる。更に本
発明は液晶表示装置に限らず、例えばＥＬ表示装置等の
液晶回路基板としても有用でおる。

［発明の効果］ 以上述べたＪ：うに本発明によれば、Ｎｂ−Ｔａよりな
るスパッタリングターゲットを使用し、スパッタにより
得られる比抵抗が非常に小ざく、加工性、安定性、に優
れたＮｂ−Ｔａ合金膜を電極配線材料として用いること
により、各種半導体装置の尺の微細化、大面積と高集積
化を図ることができ、また例えば表示装置”　用駆動回
路基板のアドレス配線材料に低抵抗のＮｂ−Ｔａ合金膜
を用いることにより、表示装置の大面積化、高精細化を
図ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例であるＭＯＳ　＋−ランジス
タ部の断面図、第２図は本発明の他の実施例のアクティ
ブマトリクス基板を示す等価路図、第３図はその要部構
成を示す平面図、第４図は（ａ）、（ｂ）は第２図のＡ
−Ａ−、Ｂ−Ｂ−断面図である。 １・・・単結晶３ｉ基板、２・・・フィールド絶縁膜、
２°・・・ゲート酸化膜、３・・・ゲート電極（Ｎｂ−
Ｔａ合金膜）　、４．４’・・・ドレイン、ソース領域
、５・・・ＣＶＤＩ化膜、６．６°・・・コンタクトホ
ール、７．８・・・トレイン、ソース電極、１１・・・
ガラス基板、１２・・・アドレス配線、１３・・・デー
タ配線、１４・・・薄膜トランジスタ、１５・・・表示
用電極、４１・・・ゲート電極、４２・・・陽極酸化膜
、４３・・・ＣＶＤ５　！　０２膜、４４．４４°・・
・アンド−プロ−３ｉ膜、４５・ｎ　　型ａ−３ｉ膜、
４６・・・ＭＯ膜、４７１　・・・ソース電極、４７２
・・・ドレイン電極

Claims (1)

1. 【特許請求の範囲】 （１）実質的にタンタルとニオブより成ることを特徴と
   するスパッタリングターゲット。（２）ニオブの含有量
   が重量パーセントで１０〜９０％である特許請求の範囲
   第１項に記載のスパッタリングターゲット。 （３）電極配線材料を実質的にタンタルとニオブの合金
   膜により形成したことを特徴とする半導体装置。 （４）ニオブの含有量が重量パーセントで１０〜９０％
   である特許請求の範囲第３項に記載の半導体装置。 （５）前記合金薄膜を少なくとも１層以上用いた多層配
   線を有する特許請求の範囲第３項に記載の半導体装置。 （６）絶縁性基板と、この基板上に互いに交差してデー
   タ配線と、各アドレス配線とデータ配線の交差位置に形
   成されゲート電極がアドレス配線に、ソース電極がデー
   タ配線にそれぞれ接続された複数の薄膜トランジスタと
   、これら薄膜トランジスタのドレイン電極にそれぞれ接
   続された複数の表示用電極とを有する表示装置用駆動回
   路基板において、前記アドレス配線を、実質的にタンタ
   ルとニオブの合金膜により形成したことを特徴とする特
   許請求の範囲第３項に記載の半導体装置。 （７）タンタルとニオブの合金膜の表面を陽極酸化して
   なる特許請求の範囲第３項に記載の半導体装置。