JPS63166236A - 電子装置 - Google Patents

電子装置

Info

Publication number
JPS63166236A
JPS63166236A JP61315341A JP31534186A JPS63166236A JP S63166236 A JPS63166236 A JP S63166236A JP 61315341 A JP61315341 A JP 61315341A JP 31534186 A JP31534186 A JP 31534186A JP S63166236 A JPS63166236 A JP S63166236A
Authority
JP
Japan
Prior art keywords
film
alloy
oxide
tpt
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61315341A
Other languages
English (en)
Inventor
Mitsushi Ikeda
光志 池田
Masayuki Dojiro
堂城　政幸
Yasuhisa Oana
保久 小穴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP61315341A priority Critical patent/JPS63166236A/ja
Priority to EP87311454A priority patent/EP0273743A3/en
Priority to KR870014988A priority patent/KR880008229A/ko
Publication of JPS63166236A publication Critical patent/JPS63166236A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6938—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides
    • H10P14/6939—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal
    • H10P14/69396—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal the material containing at least one rare earth metal element, e.g. oxides of lanthanides, scandium or yttrium

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、金属の酸化物からなる絶縁膜を用いた電子装
置に関する。
（従来の技術） 単純マトリクス型液晶表示装置は、アドレスラインの増
加と共に各画素に印加される電圧のデユーティ比が小さ
くなるため、コントラスト比や視野角等の表示特性が劣
化する。この問題を解決するため、液晶表示素子の各画
素にＭＩＭ（金属−絶縁膜−金属）素子や薄膜トランジ
スタ（ＴＰＴ）などの非線形素子を設けて実質的なデユ
ーティ比を上げることが行なわれている。これらのｍｓ
電子素子に用いられる絶縁膜としては、タンタル酸化１
１（ＴａＯｘ）やこれとシリコン酸化膜の二層構造ｌ１
Ｉ（Ｔａ０ｘｌｌ　ｉ　Ｏｘ　）を用いることが既に提
案されている。しかし、ＴａＯｘ膜は抵抗率が小さく、
ＭＩＭ素子やＴＰＴに用いた場合にリーク電流が大きい
。また、ＴＰＴでは、ゲート耐圧が小さいために動作電
圧を十分に上げることができず、オン電流を十分に流す
ことができない。６００℃程度の熱処理を行なうことに
より、Ｔａ０ｘｌｌの膜質は改善されるが、このような
温度ではガラス基板が変形するため、これを避けるには
石英等の高価な基板を用いなければならない。
〈発明が解決しようとする問題点〉 以上のように従来の薄膜電子素子では、低温形成が可能
で十分に抵抗率が高く、また十分に耐圧が高い絶縁膜が
用いられていない。
本発明は上記の点に鑑み、低温形成が可能で優れた特性
をもつ絶縁膜をもった電子装置を提供することを目的と
する。
［発明の構成］ （問題点を解決するための手段） 本発明にかかる電子装置は、絶縁膜として、タンタルの
組成比が５０〜９７原子％であるモリブデンとタンタル
の合金（ＭＯ−Ｔａ合金）の酸化物を用いたことを特徴
とする。
（作用） 本発明におけるＭｏ−Ｔａ合金の酸化物薄膜は、Ｔａの
酸化物より抵抗率が高く、耐圧も高い。
またこの酸化膜は陽極酸化により低温で形成して、高温
の熱処理を行なうことなくこの様な優れた特性を示′ｇ
。しかも加工性、耐薬品性等はＴａの酸化物と同等であ
る。
後に示すデータから明らかなように、ｌ”ａが５０原子
％より少なくなると絶縁耐圧がＴａの酸化膜よりも小さ
くなるので、５０原子％がＴａ組成比の下限である。ま
たＭＯは極く僅かに含まれているだけで、Ｔａｇｌのみ
の場合に比べて優れた特性が得られるので、この意味で
Ｔａ組成比の上限は９７原子％とする。
（実施例） 以下、本発明の詳細な説明する。
具体的な素子への適用例に先立ち、ＭＯ−Ｔａ合金の酸
化膜の特性を種々の条件で測定したデータを説明する。
ガラス基板上にＴａとＭ　ｏの組成比を種々変えたＭＯ
−Ｔａ合金膜をスパッタ法により堆積した。得られたＭ
Ｏ−Ｔａ合金膜を、クエン酸０．０１重石％水溶液で室
温から７０℃程度の温度で陽極酸化して酸化膜を形成し
た。陽極酸化の条件は、１００■までは電流密度０．５
ｍ　Ａ　／　ｃｒｔｔ　２の定電流酸化とし、引続き１
００■で１時間の定電圧酸化を行なった。
第６図はこの様にして得られたＭＯ−Ｔａ合金の陽極酸
化膜の絶縁耐圧を測定した結果であり、第７図は同じく
抵抗率（３０■印加時）を測定した結果である。これら
のデータから、この陽極酸化膜はＴａの組成比の増大と
共に絶縁耐圧、抵抗率共に増加し、Ｔａの組成比が５０
〜９７原子％の範囲でＴａ自身の陽極酸化膜より優れた
特性が得られていることがわかる。比誘電率は、１０ｋ
ｌｂ〜ＩＭＨｚの周波数範囲で約３０であった。陽１［
化の条件を異ならせても同様の結果が得られた。
この合金の酸化膜の薬品耐性を調べた結果、ＨＦ以外に
はＮＨ４Ｆ、ＨＮＯ３，Ｈ２８０４。
ＨＣβ、Ｈ２０２等の酸に侵されないことが確認された
。加工性に関しては、ＣＦ４と０２ガス中でのプラズマ
・エツチングにより容易にエツチングでき、そのガスの
混合比を選択することによりテーパ・エツチングも可能
であった。これらの耐薬品性および加工性はＴａの陽極
酸化膜と同一である。
Ｔａが８４原子％以上のＭｏ−Ｔａ合金は、立方晶（α
）と正方晶（β）の二種の結晶構造をとるが、両者の酸
化膜の特性は、第６図、第７図に示したように殆ど差は
認められない。
次に本発明を具体的な素子に適用した実施例を説明する
。
第１図は、ＴＰＴに適用した実施例を示す。これを製造
工程に従って説明すると、ガラス基板１１に先ず、ＭＯ
（５原子％）−Ｔａ　（９５％）のＭｏ−Ｔａ合金膜１
２を２０００人スパッタし、これをＣＦ４と０２を用い
たプラズマ・エツチングによりテーバ・エツチングして
ゲート電極をパターン形成した。次に、ゲート電極のコ
ンタクト部をカバーして、このゲート電極に対し、０．
０１％クエン酸中で１００Ｖまでの定電流陽極酸化を行
ない、引続き１００Ｖで１時間の定電圧陽極酸化を行な
って、ゲート絶縁ｇ１１３を形成した。次いで強酸によ
り表面処理を行い、プラズマＣＶＤ法によりアンド−プ
ロ−８１ｇ１１４を３０００人堆積し、続いてｎ＋型ａ
−３ｉ膜１５（１５ｒ　、１５２　）を５００人堆積し
、これらをパターニングしてａ−３ｉ島を形成した。そ
してＭｏ／Ａｎｌ！１６をスパッタしパターン形成した
ソース、ドレイン７４極１６１．１６２を形成し、チャ
ネル部のｎ＋型ａ−８ｉ膜をＣＤ口によりエツチング除
去してＴＰＴを完成した。
第３図は、得られたＴＰＴのゲート電圧Ｖ。−ドレイン
電流Ｉｏ特性である。破線は、ゲート電極としてＴａ膜
を用い、その陽極酸化膜をゲート絶縁膜として用いた従
来例の特性である。この従来例に比べて実施例１ではオ
フ時のリーク電流が約３桁小さくなっている。またゲー
ト絶縁膜としてＳｉＯ２膜を用いたものに比Ｎて大きい
オン電流が得られているが、これはゲート絶縁膜の比誘
電率が大きい結果である。
ところで第１図の構造において、ａ−３ｉ膜１４をＣＤ
Ｅ法により島状にエツチングする際、島状領域より外部
の陽極酸化膜およびゲート電極配線部分も僅かにエツチ
ングされる。
第２図はこの点を改善した実施例のＴＰＴを示す。即ち
先の実施例と＠様にゲート電極のｍ極酸化１１１３を形
成した後、この上にＳｉＯ２膜１７を例えばプラズマＣ
ＶＤにより堆積する。それ以外は先の実施例と同様であ
る。この実施例２のＴＰＴの特性を第３図に一点鎖線で
示した。
５ｉＯ２１！１１７を重ねた分だけゲート容量が小さく
なり、オン電流が減少しているが、はぼ先の実施例１と
同様の良好な特性が得られている。
上記二つの実施例共、ゲート耐圧は１００Ｖ以上の大き
いものであった。
第４図は、本発明をＭＩＭ素子に適用した実施例である
。ガラス基板２１にＭｏ５原子％−Ｔａ９５原子％の合
金膜２．２を２５００Ａ堆積し、これをＣＤＥによりパ
ターニングして下部電極配線を形成した。この下部電極
配線のコンタクト部をフォトレジストでガバーした状態
で合金膜２２の表面に陽極酸化膜２３を形成した。陽極
酸化の条件は、０．０１％クエン酸を用い、２５Ｖまで
定電流酸化とし、続いて２５Ｖで１時間の定電圧酸化を
行なった。この後ＡＩ２膜２４を１μｍ堆積し、これを
パターニングして上部電極配線を形成した。
第５図は、この実施例３のリーク電流特性を従来例と比
較して示す。この実施例３では従来例と比べてリーク電
流は大幅に減少し、また高い耐圧が得られている。
以上の実施例において、Ｍ　Ｏ−’　Ｔ　８合金薄膜の
電極配線は、例えばＴａ薄膜に比べて抵抗率が小さい。
これは、実施例のＴＰＴやＭＩＭ素子を大面積の液晶表
示素子に適用した場合にパルス電圧波形の歪みが小さく
なる、という点で非常に有利である。
以上では、代表的な実施例としてＴＰＴとＭ　Ｉ　Ｍ素
子に適用した場合を説明したが、その他本発明は各種の
電子素子の絶縁膜として利用して大きい効果が得られる
。
［発明の効果］ 以上述べたように本発明によれば、抵抗率が高く、且つ
耐圧の高いＭｏ−Ｔａ合金の酸化膜を用いることにより
、各種電子素子の特性向上を図ることかできる。
【図面の簡単な説明】
第１図は本発明の一実施例によるＴＰＴを示す図、第２
図′は他の実施例のＴＰＴを示す図、第３図はこれら実
施例のＴＰＴの特性を従来例と比較して示す図、第４因
は本発明の他の実施例によるＭＩＭ素子を示す図、第５
図はそのリーク電流特性を従来例と比較して示す図、第
６図は本発明に用いるＭｏ−Ｔａ合金膜の組成比と絶縁
耐圧の関係を測定した結果を示す図、第７図は同じく抵
抗率を測定した結果を示す図である。 １１・・・ガラス基板、１２・・・Ｍｏ−Ｔａ合金膜、
１３・・・ｖＡ極酸酸化膜１４・・・アンド−プロ−３
ｉ膜、１５　・ｎ＋型ａ−５ｉｇｌ、１６−Ｍ０／／ｌ
膜、２１・・・ガラス基板、２２・・・ＭＯ−Ｔａ合金
膜、２３・・・陽極酸化膜、２４・・・ＡＮ膜。 出願人代理人　弁理士　鈴江武彦 第１図 第２図 ■ 第３図 第４図 第５図 第６図

Claims (3)

    【特許請求の範囲】
  1. （１）タンタルの組成比が５０〜９７原子％であるモリ
    ブデンとタンタルの合金の酸化物からなる絶縁膜を有す
    ることを特徴とする電子装置。
  2. （２）前記酸化物が陽極酸化膜である特許請求の範囲１
    項記載の電子装置。
  3. （３）前記合金の薄膜をゲート電極とし、このゲート電
    極の表面を酸化して形成した絶縁膜をゲート絶縁膜の少
    なくとも一層として薄膜トランジスタを構成した特許請
    求の範囲第１項記載の電子装置。
JP61315341A 1986-12-23 1986-12-26 電子装置 Pending JPS63166236A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP61315341A JPS63166236A (ja) 1986-12-26 1986-12-26 電子装置
EP87311454A EP0273743A3 (en) 1986-12-26 1987-12-24 Electronic device having electrode and driving circuit substrate for display device
KR870014988A KR880008229A (ko) 1986-12-23 1987-12-26 전자장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61315341A JPS63166236A (ja) 1986-12-26 1986-12-26 電子装置

Publications (1)

Publication Number Publication Date
JPS63166236A true JPS63166236A (ja) 1988-07-09

Family

ID=18064243

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61315341A Pending JPS63166236A (ja) 1986-12-23 1986-12-26 電子装置

Country Status (3)

Country Link
EP (1) EP0273743A3 (ja)
JP (1) JPS63166236A (ja)
KR (1) KR880008229A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH022175A (ja) * 1988-06-14 1990-01-08 Matsushita Electric Ind Co Ltd 薄膜トランジスタ及びその製造方法
JPH04223334A (ja) * 1990-12-26 1992-08-13 Matsushita Electric Ind Co Ltd 絶縁性薄膜

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2631743A1 (fr) * 1988-05-23 1989-11-24 Gen Electric Structure a electrodes non coplanaires pour affichage matriciel a cristaux liquides a transistors en couches minces de silicium amorphe et procede de fabrication
US5225364A (en) * 1989-06-26 1993-07-06 Oki Electric Industry Co., Ltd. Method of fabricating a thin-film transistor matrix for an active matrix display panel
GB2244858A (en) * 1990-06-04 1991-12-11 Philips Electronic Associated MIM type devices for displays
JPH0555575A (ja) * 1991-08-29 1993-03-05 Sharp Corp 半導体装置
KR100225098B1 (ko) 1996-07-02 1999-10-15 구자홍 박막트랜지스터의 제조방법
US7291522B2 (en) 2004-10-28 2007-11-06 Hewlett-Packard Development Company, L.P. Semiconductor devices and methods of making

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3754168A (en) * 1970-03-09 1973-08-21 Texas Instruments Inc Metal contact and interconnection system for nonhermetic enclosed semiconductor devices
FR2530077A1 (fr) * 1982-07-09 1984-01-13 Radiotechnique Compelec Procede de realisation de condensateurs integres dans une structure microelectronique
JPS60160173A (ja) * 1984-01-30 1985-08-21 Sharp Corp 薄膜トランジスタ
EP0236629B1 (en) * 1986-03-06 1994-05-18 Kabushiki Kaisha Toshiba Driving circuit of a liquid crystal display device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH022175A (ja) * 1988-06-14 1990-01-08 Matsushita Electric Ind Co Ltd 薄膜トランジスタ及びその製造方法
JPH04223334A (ja) * 1990-12-26 1992-08-13 Matsushita Electric Ind Co Ltd 絶縁性薄膜

Also Published As

Publication number Publication date
EP0273743A2 (en) 1988-07-06
KR880008229A (ko) 1988-08-30
EP0273743A3 (en) 1990-05-02

Similar Documents

Publication Publication Date Title
JPH01291467A (ja) 薄膜トランジスタ
JPS63160286A (ja) Ｍｉｍダイオード
JP3024387B2 (ja) 半導体装置
JP3629716B2 (ja) 配線膜の製造方法、液晶表示装置の製造方法、及び半導体装置の製造方法
JPH10247754A (ja) ２端子型非線形素子およびその製造方法、ならびに液晶表示パネル
JPS5995514A (ja) 液晶表示装置の製造方法
JP3306986B2 (ja) 液晶装置の製造方法
JP3047363B2 (ja) 半導体装置およびその製造方法
JP3341346B2 (ja) 非線形素子の製造方法
JPH06196700A (ja) 電子装置
JP3454913B2 (ja) 液晶表示パネルの製造方法
JPH06308539A (ja) マトリクスアレイ基板の製造方法
JP3381278B2 (ja) 液晶装置の製造方法、液晶装置、並びにその液晶装置を搭載したラップトップパソコン及び液晶テレビ
JP3881737B2 (ja) ２端子型非線形素子の製造方法
JPH08320495A (ja) 液晶表示装置およびその製造方法
JP2989286B2 (ja) 液晶表示装置における電極形成方法及び電極構造
JPH04217378A (ja) 非線形薄膜素子およびその製造方法
JPH04299865A (ja) 薄膜トランジスタ
JPH01230767A (ja) スパッタリングターゲットおよび半導体装置
JPH04223334A (ja) 絶縁性薄膜
JPH095795A (ja) Ｍｉｍ型非線形素子、薄膜トランジスタ、及びそれらの製造方法、並びに液晶表示装置
JPH0346633A (ja) 非線形素子の製造方法
JPH0210923B2 (ja)
JPH06301064A (ja) Ｍｉｍ型非線形素子及びその製造方法
JPH07104319A (ja) Ｍｉｍ型非線形素子