JPH01231025A - 薄膜トランジスタアレイ - Google Patents

薄膜トランジスタアレイ

Info

Publication number
JPH01231025A
JPH01231025A JP63057599A JP5759988A JPH01231025A JP H01231025 A JPH01231025 A JP H01231025A JP 63057599 A JP63057599 A JP 63057599A JP 5759988 A JP5759988 A JP 5759988A JP H01231025 A JPH01231025 A JP H01231025A
Authority
JP
Japan
Prior art keywords
gate wiring
external circuit
metal
film transistor
transistor array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63057599A
Other languages
English (en)
Inventor
Sakae Tanaka
栄 田中
Yoshiaki Watanabe
渡辺 善昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seikosha KK
Original Assignee
Seikosha KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seikosha KK filed Critical Seikosha KK
Priority to JP63057599A priority Critical patent/JPH01231025A/ja
Publication of JPH01231025A publication Critical patent/JPH01231025A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、アクティブマトリクス型の液晶表示器等に利
用される薄膜トランジスタアレイに関するものである。
[従来の技術] スイッチング素子を画素毎に設けた、いわゆるアクティ
ブマトリクス型の液晶表示器に用いられる薄膜トランジ
スタアレイでは、ゲート配線およびゲート電極(以下、
両者を総称してゲート配線という〉にTa(タンタル)
を用い、ケート絶縁層あるいはゲート絶縁層の一部にT
a陽−酸化膜を用いた構成が提案されている。
第7図は、上記構成を有する薄膜トランジスタアレイに
おけるゲート配線と、このゲート配線と外部回路との接
続を行う接続端子の、製造工程を示した平面図である。
以下、同図を用いて説明を行う。
(a)絶縁性基板6上にTalを形成し、これをバター
ニングして、ゲート配線3、陽極酸化端子7等を形成す
る。
(b)上記絶縁性基板6を陽極酸化溶液に浸し、陽極酸
化膜4を形成する。
(c)絶縁性基板6を切断して陽極酸化端子7を切り離
し、外部回路との接続端子5を形成する。
以上の工程により製造されたゲート配線3および接続端
子5の構成を同図の■−■線における断面図で示すと第
8図のようになる。
[解決しようとする課題] Taは肢酸化性の強い金属であり、空気中でも長時間放
置しておくと表面に酸化膜が形成される。
特に薄膜トランジスタアレイを作成するときには、Ta
表面は数百度の高温雰囲気に晒されることがあり、数十
オングストローム以上の酸化膜が形成されることがある
。このようにTa表面に酸化膜が形成されると、外部回
路との接続の際、電気的な導通が不十分となり、外部回
路からの信号が各薄膜トランジスタに正常に伝達されな
いという問題を生じる。
さらに、外部回路との接続にワイヤボンディングを用い
ると、上記Ta表面の酸化膜により、接続不良が生じる
という問題も起きる。
本発明は、上記従来の課題に対してなされたものであり
、外部回路と、ゲート配線の接続端子が、電気的、物理
的に接続不良を生じないような薄膜トランジスタアレイ
の構成を提供することを目的としている。
[課題を解決するための手段] 本発明は、ゲート配線がTaにより形成され、ゲート絶
縁層が少なくともTa陽極酸化膜により形成された薄膜
トランジスタイアレイにおいて、上記ゲート配線の外部
回路との接続端子が、上記ゲート配線に接続された非酸
化性の金属により形成されていることを特徴とする薄膜
トランジスタアレイを提供することにより上記目的を達
成している。
[実施例] 、以下、図面に基き本発明の説明を行う。
実施例1 第1図は、本発明における第1の実施例を得るための製
造工程を示した十面図である。同図において、1はTa
、2は金属、3はゲート配線、4はTa陽極酸化膜、5
は接続端子、6は絶縁性基板、7は陽極酸化端子である
。以下、同図を用いて説明を行う。
(a)絶縁性基板上にTalをスパッタ法により成膜し
、このTa1FにMo(モリブデン)/Ta合金を用い
た非酸化性の金属2をメタルマスクを用いたスパッタ法
により部分的に成膜する。金属2としては上記M o 
/ T a合金の他、Cr(クロム) 、Mo、Mo/
W (タングステン)合金、T a / W合金、Ti
(チタン)/Ni にッケル)合金、TiとW(Ti上
にWを形成した2層構成)等を用いることができるが、
以下、金属2としては上記M o / T a合金を用
いることにする。
(b)CF4系ガスを用いたドライエツチング法により
上記Talおよび金属2をパターニングして、ゲート配
線3、陽極酸化端子7等を形成する。
(c)絶縁性基板6を陽極酸化溶液に浸し、ゲート配線
3を陽極酸化してTa陽極酸化膜4を形成する。陽極酸
化法としては、陽極酸化溶液としてクエン酸の1%水溶
液を用い、陽極を陽極酸化端子7に接続し、陰極を陽極
酸化溶液中に設けられた白金電極に接続して、両電極間
に電圧を印加して行う。
(d)絶縁性基板6を切断して陽極酸化端子7を切り離
し、外部回路との接続端子5を形成する。
以上の工程により得られたゲート配線3および接続端子
5の構成を、同図の■−■線における断面図で示すと第
2図のようになる。接続端子5は非酸化性の金属5によ
り形成されているため、外部回路との接続に際し接続不
良を生じることはない。
実施例2 第3図は、本発明における第2の実施例の構成を得るた
めの製造工程を示した平面図である。以下、同図を用い
て説明を行う。
(a)絶縁性基板上に、M o / T a合金による
非酸化性の金属2をメタルマスクを用いたスパッタ法に
より部分的な成膜を行う。引き続きTalをメタルマス
クを用いたスパッタ法により部分的成膜を行う。このと
きTalは、」1紀金属2と接続され、かつ、上記金属
2の一部を覆わないように形成することが重要である。
金属2としては」二足M o / T a合金の他に、
Mo、Cr、M o / W合金、T a / W合金
、Ti/W合金等を用いることができるが、以下、金属
2としては上記M o / Ta合金を用いることにす
る。
(b)CF4系ガスを用いたドライエツチング法により
上記Talおよび金属2をパターニングして、ゲート配
線3、陽極酸化端子7等を形成する。
(c)絶縁性基板6を陽極酸化溶液に浸し、ゲート配線
3を陽極酸化しTa陽極酸化膜4を形成する。陽極酸化
法は実施例1で述べたものと同様に行えばよい。
(d)絶縁性基板6を切断して陽極酸化端子7を切り離
し、外部回路との接続端子5を形成する。
以上の工程によりii罎られたゲート配線3および接続
端子5の構成を、同図のIV−IV線における断面図で
示すと第4図のようになる。接続端子5は非酸化性の金
属2により形成されているため、外部回路との接続に際
し接続不良を生じることはない。
実施例3 第5図は、本発明における第3の実施例の構成を得るた
めの製造工程を示した平面図である。以下、同図を用い
て説明を行う。
(a)絶縁性基板6上に、M o / 7 B合金によ
る金属2をスパッタ法により成膜し、この金属2をCF
4系ガスを用いたドライエンチング法によりバターニン
グして、陽極酸化端子7等を形成する。
引き続きTalをメタルマスクを用いたスパッタ法によ
り部分的に成膜する。金属2としては上記M o / 
T a合金のほかにM o / W合金、T a / 
W合金、Ti/W合金等を用いることができる。
(b)CF4系ガスを用いたドライエツチング法により
上記Talをパターニングして、金属2のパターンより
も幅広のゲート配線3を形成する。
(c)絶縁性基板6を陽極酸化溶液に浸しTal、のパ
ターンを陽極酸化してTa陽極酸化膜4を形成する。陽
極酸化法は実施例1て述べたものと同様に行えばよい。
(d)絶縁性基板6を切断して陽極酸化端子7を切り離
し、外部回路との接続端子5を形成する。
以上の工程により得られたケート配線3および接続端子
5の構成を、同図のVl−Vl線における断面図で示す
と第6図のようになる。接続端子5は非酸化性の金属2
により形成されているため、外部回路との接続に際し絶
縁不良を生じることはない。
[発明の効果1 本発明によれば、ゲート配線の外部回路との接続端子か
非酸化性の金属により形成されているため、外部回路と
の接続に際し、電気的、物理的な絶縁不良を生じること
がなくなる。
【図面の簡単な説明】 第1図は本発明における第1の実施例およびその製造工
程を示した平面図、第2図は第1図の■−■線における
断面図、第3図は本発明における第2の実施例およびそ
の製造工程を示しt;平面図、第4図は第3図のIV−
IV線における断面図、第5図は本発明における第3の
実施例およびその製造工程を示した平面図、第6図は第
5図の■−■線における断面図、第7図は従来例および
その製造工程を示した平面図、第8図は第7図の■−■
線における断面図である。 1・・・Ta 2・・・金属 3・・・ゲート配線 4・・・Ta陽極酸化膜 5・・・接続端子 以  上 出願人  株式会社 精 玉 舎

Claims (1)

    【特許請求の範囲】
  1.  ゲート配線がTa(タンタル)により形成され、ゲー
    ト絶縁層が少なくともTa陽極酸化膜により形成された
    薄膜トランジスタアレイにおいて、上記ゲート配線の接
    続端子が、上記ゲート配線に接続された非酸化性の金属
    により形成されていることを特徴とする薄膜トランジス
    タアレイ。
JP63057599A 1988-03-11 1988-03-11 薄膜トランジスタアレイ Pending JPH01231025A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63057599A JPH01231025A (ja) 1988-03-11 1988-03-11 薄膜トランジスタアレイ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63057599A JPH01231025A (ja) 1988-03-11 1988-03-11 薄膜トランジスタアレイ

Publications (1)

Publication Number Publication Date
JPH01231025A true JPH01231025A (ja) 1989-09-14

Family

ID=13060317

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63057599A Pending JPH01231025A (ja) 1988-03-11 1988-03-11 薄膜トランジスタアレイ

Country Status (1)

Country Link
JP (1) JPH01231025A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58123516A (ja) * 1982-01-19 1983-07-22 Seiko Epson Corp 液晶パネルの製造方法
JPS59141271A (ja) * 1983-01-31 1984-08-13 Sharp Corp 薄膜トランジスタ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58123516A (ja) * 1982-01-19 1983-07-22 Seiko Epson Corp 液晶パネルの製造方法
JPS59141271A (ja) * 1983-01-31 1984-08-13 Sharp Corp 薄膜トランジスタ

Similar Documents

Publication Publication Date Title
JPH06235927A (ja) Tft−lcd用信号線の製造方法及びその構造
JPS63178560A (ja) 薄膜トランジスタの形成方法
JPH01231025A (ja) 薄膜トランジスタアレイ
JP2795883B2 (ja) 液晶表示装置における非線形素子
JP3175225B2 (ja) 薄膜トランジスタの製造方法
JPH01219721A (ja) 金属絶縁物構造体及び液晶表示装置
JPS59105617A (ja) 液晶表示装置の製造方法
JP3363973B2 (ja) 液晶表示装置およびその製造方法
JPH01248136A (ja) 液晶表示用薄膜トランジスタの製造方法
JPS6184065A (ja) 薄膜トランジスタの製造方法
JP2812721B2 (ja) 非線形素子の製造方法
JP2845929B2 (ja) 非線形素子の製造方法
JPH0424686B2 (ja)
JPH05203989A (ja) 短絡解消方法
JP3341346B2 (ja) 非線形素子の製造方法
JPH0720501A (ja) 非線形抵抗素子及びその製造方法
JP3291351B2 (ja) 液晶表示装置およびその製造方法
JP2980803B2 (ja) 金属配線の形成方法
JP2777394B2 (ja) 非線形素子の製造方法
JPH0466919A (ja) 液晶表示装置の製造方法
JP2738439B2 (ja) 液晶表示装置の製造方法
JP3194291B2 (ja) 液晶ディスプレイのスイッチング素子及びその製造方法
JP2989286B2 (ja) 液晶表示装置における電極形成方法及び電極構造
JPS6354749A (ja) 薄膜回路の接続方法
JPH07333633A (ja) 液晶表示装置の配線構造