JPH01232061A - プリンタ制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［ａ業上の利用分野］ 本発明は、ホストコンピュータ等の外部機器から文字コ
ード情報等の文章データを入力してドツト形態の画像デ
ータを可視出力するドツト式プリンタに関するものであ
る。

［従来の技術］ この種の従来のプリンタの回路構成例を第４図に示す。

第４図において、ホストコンピュータ等から送られてく
る文字コードやフオームコードからなる文章データ１２
１は、入力制御部１０１により受信された後、ページメ
モリ１０２に一時記憶される０次に、ページメモリ１０
２に記憶された文章データ１２１の個々のコード情報は
、主制御部１０３により先頭から順に読み出される。

主制御部１０３はページメモリ１０２から読み出した文
字コード情報を文書パターン発生部１０４によりドツト
パターン情報に変換し、これをビットマツプメモリ１０
５に書き込む、なお、文書パターン発生部１０４は文字
コードとこの文字コードに対応するドツトパターンを関
連付けた変換テーブルである。

次に、ビットマツプメモリ１０５に記憶されたドツトパ
ターン情報のうち、−走査線分の文字情報がスキャンバ
ッファ４０Ｂに記憶される。スキャンバッフ１４０８は
ダブルバッファ４０６ａおよび４０６ｂにより構成され
ており、いずれか一方のダブルバッファ、例えば４０６
ａが読み出し制御部４０８によって読み出されている間
、他方のダブルバッファ、例えば４０６ｂには主制御部
１０３により次走査線分のドツトパターン情報が記憶さ
れる。

次に、読み出し制御部４０８によりスキャンバッファ４
０６から読み出された並列信号の形態のドツトパターン
情報は並直列変換器４０７により直列信号の形態に並直
列変換された後、印字機構へ送られプリントされる。こ
の印字機構としては、レーザビーム式やインクジェット
式等がある。

［発明が解決しようとする課題］ しかしながら、上記のような従来装置においては、ビッ
トマツプメモリ１０２　に対してドツト情報を所定量毎
、例えばページ単位で書き込んだ後に、ビットマツプメ
モリ１０２からドツト情報を読み出す方式のものでは、
印字機構のドツト印刷のタイミングとの同期を取るため
に、ビットマツプメモリ１０２とは別にビットマツプメ
モリ１０２の後段にバッファメモリ４０６を設けなけれ
ばなならい。

さらに、主制御部１０３のスルーブツトを上げるために
は、主制御部１０３の演算処理速度よりも高速に、ビッ
トマツプメモリ１０２からドツト情報を読み出すことが
できるダイレクトメモリアクセスコントコーラ（ＤＭＡ
コントローラ）と呼ばれるＩＣ回路を読み出し制御部４
０８に使用しなければならない。

このため、従来のプリンタには次のような欠点があった
。

（１）バッファ４０６のメモリ容量としては、印字機構
側か扱える最大の紙サイズに対応したー走査線分のデー
タのメそす容量が必要であり、メモリ容量が多大となる
。

（２）走査速度を高めるためには、バッファ４０６とし
ては、リフレッシュ動作の不要なスタティックランダム
アクセスメそす（ＳＲＡＭ）を用いなければならず、バ
ッファメモリ４０６の製造コストが高くなる。

そこで、本発明の目的は、このような欠点を解消し、ス
キャンバッファ４０Ｂを用いないでビットマツプメモリ
から直接にドツト情報を読み出し、高速印刷ができるよ
うにして、製造原価を低減したプリンタを提供すること
にある。

［課題を解決するための手段］ このような目的を達成するために、本発明は、印刷対象
の文字情報をコード信号で受信する受信手段と、受信し
たコード信号をフォントパターンのドツト信号に変換す
る変換手段と、変換手段により変換されたドツト信号を
記憶する記憶手段と、変換手段の変換タイミングに同期
して変換されたドツト信号を記憶手段に′書き込む書込
手段と、 印刷機構部の印刷タイミングに同期して、記憶手段から
ドツト信号を読み出し、印刷機構部へ供給する読み出し
手段と、読み出し手段が記憶手段からの読み出しを行っ
ていないときにのみ、記憶手段に対して書き込みを行う
ように変換手段および書込手段に対してタイミング制御
を行う制御手段とを具えたことを特徴とする。

［作　用］ 本発明においてはビットマツプメモリなどの記憶手段か
ら印刷タイミングに同期して印刷対象のドツト信号を読
み出す、この読み出しを行っていないとき、コード信号
から変換されたドツト信号を記憶手段に書き込むように
、変換手段および書き込み手段の動作タイミング指示を
制御手段が行うので、従来では必要であったビットマツ
プメモリと印刷機構部との間の中間バッファメモリが不
要になりこのバッファメモリに対する読み書き時間が短
縮されるので、高速印刷が可能となる。

［実施例］ °以下、図面を参照して本発明の実施例を詳細に説明す
る。　　　′ 第１図は本発明の一実施例の基本構成を示す。

第１図において、第４図と同様の箇所には同一の符号を
付し、その詳細な説明を省略する。

１０Ｂはダイレクトメモリアクセス（ＤＭＡ）制御部で
あり、ビットマツプメモリ１０５に記憶されたドツトパ
ターンの読み出しアドレスを指示する。

ダイレクトメモリアクセス制御部１０６にはＤＭＡコン
トローラと呼ばれる集積回路を用いることができる。　
１０７はダイレクトメモリアクセス制御部１０ｇの他、
構成各部に動作タイミングを指示する信号を供給する制
御手段としてのタイミング制御部である。また、主制御
部１０３が書き込み手段、パターン発生部１０４が変換
手段に相当する。

１０８はビットマツプメモリ１０５から読み出されたド
ツトパターンをラッチするラッチ回路である、１０９は
ラッチ回路１０８から出力されるドツトパターンを並直
列変換する直列変換器である。

第２図は第１図に示すタイミング制御部１０７、ラッチ
回路１０８、および並直列変換器１０９の具体的な回路
構成例を示す。

第２図において、２０１は構成各部の動作タイミングの
基準となる同期信号（ＶＤＣＫ）２３１を発生ずる発振
器である。２０２は１６ドツトを計数するカウンタ２＾
であり、発振器２０１により発生された同期信号を計数
し、計数結果が“８”となるとＱ端子からレベル“Ｈ”
の信号を出力し、計数結果が“１６”になるとＱ端子出
力の信号をレベル“Ｌ”にする、このＱ端子出力がレベ
ル“Ｈ”の間、ビットマツプメモリ１０５からドツトパ
ターンが読み出される。

２０３は、カウンタ２０２の計数結果を示すＱ端子出力
信号（カウントアツプ信号と称す）２３３を入力して、
−水平走査分に相当するビットマツプメモリ１０５から
の出力ドツトを計数するカウンタ２Ｂである。

２０４は印刷機構から水平同期信号（Ｈ５ＹＮＣ）　１
３６を入力するとそのパルス立ち上がりに同期してレベ
ルのＨ′″の信号をカウンタＡ２０２．カウンタＢ２Ｏ
３および第４フリツプフロツプ２０７に保持（ラッチ）
出力する第１フリツプフロツプ（Ｆ／Ｆ）である。

、２０５は、カウンタ＾２０２のカウントアツプ信号２
３３に同期して、並直列変換器１０９の信号出力を許可
する信号を発生する第２フリツプフロツプである。

２０Ｂはカウンタ＾２０２のカウントアツプ信号２３３
に同期して、ダイレクトメモリアクセス制御部１０６に
対して後述のＤＭＡ要求信号（ＤＲＥＱ）１３４を発生
する第３フリツプフロツプである。

２０８は力、ウンタ２Ｂのカウントアツプ信号をレベル
反転するインバータであり、インバータ２０８の出力は
第３フリツプフロツプ２０６およびナンドゲ−ト２１１
に供給される。

２０９は第４フリツプフロツプ２０７からの画像データ
終了信号１３１および第２フリツプフロツプからの信号
２３６のアンド（論理積）を行った信号を出力許可信号
２０９として並直列変換１０９に出力するアンドゲート
である。

２１０はアンドゲート２０９からの出力許可信号２０９
と並直列変換器本体１０９−１の出力信号のナンド（否
定論理積）を行って、並直列変換器本体１０９−１の出
力信号すなわち、印刷すべき直列のドツトパターン１３
８を出力許可信号２０９の指示タイミングで印刷機構に
出力する。

第３図は第２図に示す各信号の信号波形を示す。

第３図のタイミングチャートを参照して本実施例の動作
説明を行う、ホストコンピュータ等の外部機器から送ら
れてくる文字コードやフオームコードよりなる文章デー
タ１２１は、入力制御部１０１によりページメモリ１０
２に一時記憶される０次にページメモリ１０２に記憶さ
れた文章データ１２１は主制御部１０３により先頭デー
タから順に読み出される。

主制御部１０３はページメモリ１０２から読み出された
文字コードやフオームコードをパターン発生部１０４に
設けられた変換テーブルを参照することによりドツトパ
ターン情報に変換し、ビットマツプメモリ１０５に記憶
する。ここまでの動作は従来例と間柱の動作となる。た
だし、タイミング制御部１０７からＤＭＡ制御部を介し
てバス開放信号１３３が主制御部１０３に対して供給さ
れている間はビットマツプメモリ１０５からドツトパタ
ーン情報の読み出しが行なわれているので、主制御部は
ビットマツプメモリ１０５に対する書き込み動作を行な
わない。

次に、主制御部１０３はＤＭＡ制御部１０６に対しビッ
トマツプメモリ！０５における最初の走査線分のドツト
パターン情報が記憶されているアドレスをセットし、タ
イミング制御部１０７に対し、シーケンスイネーブル信
号１３９を出力する。また、印刷機構に対し、プリント
許可信号（図示せず）を出力する。

印刷機構は、前記プリント許可信号を受けてプリント動
作を開始する。

次に前記ビットマツプメモリに記憶されたドツトパター
ン情報は、次のような手順で印刷機構へ送られる（第２
図および第３図参照）。

（イ）印刷機構よりレベル“Ｈ”の水平同期信号（Ｈ５
ＹＮＣ）　１３６がタイミングＴＩで入力されるとと第
１フリツプフロツプ２０４がセットされ、第１フリツプ
フロツプ２０４の出力信号（Ｉ（ＥＮＢ）　２３２によ
りカウンタ＾２０２が発振器２０１により発生された画
像出力用クロック２３１のカウントを開始する。

（０）　カウンタＡ２０２が“８”をカウントしたタイ
ミングＴ２でカウンタ＾２０２のＱ端子からの出力信号
２３３が０Ｈ”レベルとなり、この結果、第３フリツプ
フロツプ２０６がセットされる。したがって、第３フリ
ツプフロツプ２０６からはＤＭＡ制御部１０６に対しレ
ベル“Ｌ“の波形Ａが示す要求信号（ＤＲＥＱ）　１３
４が出力される。

儲）　ＤＭＡ制御部１０６はＤＭＡ要求信号（ＤＲＥＱ
）　１３４が入力されると主制御部１０３に対しバス要
求信号１３２を出力する。

仁）主制御部１０３はバス要求信号１３２が入力される
と、バスを開放すると共に、バスを開放したことを知ら
せるバス開放信号１３３をＤ１１１八制御へ１６６に送
信する。

（１次に、ＤＭＡ制御部１０６はビットマツプメモリ１
０５に対して出力すべきドツトパターン情報が記憶され
ているアドレス１４２を出力し、アドレス指示されてい
るドツトパターン情報１４０をビットマツプメモリ１０
５から出力させる。このとき同時にタイミングＴ３（第
３図参照）でＤＭＡ制御部１０６はラッチ信号（ＤＡＣ
に）１３５をラッチ回路１０８に出力する。

（へ）ビットマツプメモリ１０５から出力された１６ド
ツト分のドツトパターン情報（ＤＡＴＡ）１４０はラッ
チ信号（ＤＡＣＫ）　１３５のラッチ指示によりラッチ
回路１０８において一時記憶される。またラッチ信号１
３５に応答して第３フリツプフロツプ２０６がクリアさ
れる。この結果、フリップフ口ップ２０６のＱ端子の出
力レベルは波形Ａに示すように“Ｈ”となる。

（ト）次に、カウンタ＾２０２が画像出力用クロック（
ＶＤＣに）２３１を“１５″カウントした時点Ｔ５（第
２図参照）から“１６″カウントする時点Ｔ６までの間
カウンタ八２０２のＲＣＯ（リップルキャリー）出力が
レベル“Ｈ“となる、このタイミングＴ６でカウンタ＾
２０２のＱ端子出力２３３が“Ｈ″レベルら“Ｌ′″レ
ベルとなりこの信号立ち下がりによりカウンタＢ２Ｏ３
がカウントされると共に、第２フリツプフロツプ２０５
がセットされる。この結果、第２フリツプフロツプ２０
５からアンドゲート２０９を介して並直列変換器１０９
に画像データ出力許可信号２３７が出力される。

（チ）ラッチ回路１０８に一時記憶された１６ドツト分
のドツトパターン情報（ＶＤＡＴ＾）１４１が同期信号
（ＶＤＣＫ）２３１の″ｌＢパルス”めの立ち上がりエ
ツジ、すなわちタイミングＴ６に同期して並直列変換器
１０９に読み込まれる０次に、直列に変換されたドツト
パターン情報（ＶＤＯ）は同期信号（ＶＯＣに）２３１
に同期して順次アンドゲート２１０を介して出力される
。

（す）カウンタＢ２Ｏ３が一走査線分のドツト数のカウ
ントを終了するまで、カウンタ八２０２が″１６″カウ
ントする毎に上記（ＩＩ）〜（チ）のシーケンスが繰返
され、−走査線分のドツトパターン情報が印刷機構へ出
力される。

（ヌ）カウンタＢ２Ｏ３が一走査線分のドツト数のカウ
ントを終了した時点ＴＩＯでカウンタＢ２Ｏ３の出力２
３５が″Ｈ′″レベルとなる。

（才）カウントアツプ出力２３５が“Ｈ′″レベルとな
った後、カウンタ＾２０２が″１６’″パルスをカウン
トした時点ＴｌｌでカウンタＡ２０２のＱ出力２３３に
おける′″Ｈ”→“Ｌ′″への立ち下がりエツジに同期
して第４　Ｆ／Ｆフリップフロップ２０７がセットされ
、−走査線分の画像データの出力終了信号（ＢＥＮＤ）
１３１が出力（″Ｌ″レベル）される。

（ワ）主制御部１０３は画像データ出力信号（ＨＥＮＤ
）信号１３１が入力されると、シーケンスイネーブル信
号（ＳＱＥＮＢ）　１３９を一度″Ｌ′″レベルにする
ことによりタイミング制御部１０７の回路をリセットし
次の水平同期信号（Ｈ５ＹＮＣ）　１３δの入力に備え
る。このとき必要があればＤＭ＾制御部１０６に対し、
次走査線分のドツトパターン情報が記憶されているビッ
トマップメそすのアドレスをセットする。

このようにして１ペ一ジ分のドツトパターン情報が印刷
機構へ出力されプリントされる。

［発明の効果］ 本発明においては記憶手段に対するドツト変換されたド
ツト情報の書き込みタイミングを主とせず、プリンタ機
構の時間間隔の長いドツト印刷タイミングに同期した読
み出しタイミングを主にして、そのドツト印刷タイミン
グの間隙にドツト情報を書き込むようにしたので、変換
手段のドツト変換速度に同期してドツト情報の書き込み
を行うことができる。

さらには、記憶手段と印刷機構の間に中間バッファを設
ける必要がなくなるので製造コストを低減化でき、かつ
、中間バッファに対するアクセスの時間をも省略できる
ので、印刷速度の高速化に寄与することができる。

【図面の簡単な説明】

第１図は本発明実施例のシステム構成を示すブロック図
、 第２図は第１図に示すタイミング制御部１Ｇ９、ラッチ
回路、並直列変換器１０９の詳細な構成を示す回路図、 第３図は第２図に示す各回路の信号波形を示すタイミン
グチャート、 第４図は従来例のシステム構成を示すブロック図である
。 １０１・・・入出力制御部、 １０２・・・ページメモリ、 １Ｇ３・・・主制御部、 １０４・・・パターン発生部、 １０５・・・ビットマツプメモリ、 １０６・・・ダイレクトメモリアクセス部、１０７・・
・タイミング制御部、 １０８−・・ラッチ回路、 １０９・・・並直列変換器。

Claims (1)

1. 【特許請求の範囲】 １）印刷対象の文字情報をコード信号で受信する受信手
   段と、 受信した前記コード信号をフォントパターンのドット信
   号に変換する変換手段と、 該変換手段により変換された前記ドット信号を記憶する
   記憶手段と、 前記変換手段の変換タイミングに同期して前記変換され
   たドット信号を前記記憶手段に書き込む書込手段と、 印刷機構部の印刷タイミングに同期して、前記記憶手段
   から前記ドット信号を読み出し、前記印刷機構部へ供給
   する読み出し手段と、前記読み出し手段が前記記憶手段
   からの読み出しを行っていないときにのみ、前記記憶手
   段に対して書き込みを行うように前記変換手段および前
   記書込手段に対してタイミング制御を行う制御手段と を具えたことを特徴とするプリンタ。