JPH01232737A - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法

Info

Publication number
JPH01232737A
JPH01232737A JP5847988A JP5847988A JPH01232737A JP H01232737 A JPH01232737 A JP H01232737A JP 5847988 A JP5847988 A JP 5847988A JP 5847988 A JP5847988 A JP 5847988A JP H01232737 A JPH01232737 A JP H01232737A
Authority
JP
Japan
Prior art keywords
oxide film
layer
boron
diffusion
type epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5847988A
Other languages
English (en)
Inventor
Mamoru Shinohara
衛 篠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP5847988A priority Critical patent/JPH01232737A/ja
Publication of JPH01232737A publication Critical patent/JPH01232737A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体素子の製造方法に関するものである。
〔従来の技術〕
従来、この種の製造方法は、「昭和61年度電子通信学
会総合全国大会講演論文集9分冊2:・そ−)2.N1
1504高酎圧BiCMO8の検討、第2−262頁」
に開示されるものがあシ、第2図にその工程図を示して
説明する。
先ず、第2図(aJに示す如く、P型基板1上に形成さ
れたN型エピタキシャル層2の所定部表面上に、拡散窓
3aを開口した表面酸化膜3を拡散マスクとして、10
00℃のBC4s、?’h及び02の混合ガス雰囲気で
P型不純物のボロンを拡散し、ゾロン拡散層4を形成す
る。
その後、第2図(b)に示す如く、上記P型基板1表面
に形成されたボロンガラスを、弗酸系溶液で除去した後
、アニール処理を行ない、ボロン拡散層(不純物層)4
を、P型基板1に到達させて、N型工2タキシャル層2
t−電気的に分離していた。
この場合、アニール処理条件は、N型エピタキシャル層
2の厚ざが厚くなるに伴い高温・長時間が必要となる。
例えば、N型エピタキシャル層2の厚さAが13μm程
度の場合、1200℃で5時間程度の熱処理が必要であ
る。
し発明が解決しようとする課題〕 然し乍ら、上述した従来方法においては、熱処理中に、
ボロン拡散層4Vi、横方向にも拡散し、ご(″)拡が
シ幅Bは、縦方向の拡がシ幅A、即ちN型エピタキシャ
ル層2の厚さの概ね0.8倍である。
従で・て、約13μmのN型エピタキシャル層2を分店
する不純物層4の横方向の拡がυ幅Bは、約10μmで
ある。よって、分離層、所謂不純物層4の幅は、拡散マ
スクに用いた表面酸化膜3に開口した拡散領域の拡散窓
3aの幅に20μmを加えた、大きな値となう、素子の
微細化が困難になるという問題点があった。
本発明は、上述の問題点に鑑み、不純物層の横方向への
拡散を抑えると共に、分離領域の面積を小さくして、素
子の微細化ができる半導体素子の製造方法を提供するも
のである。
〔課題を解決するための手段〕
本発明は、上述した目的を達成するため、基板上の所定
部に、不純物拡散層を形成する工程と、該不純物拡散層
の全部又は部分上に、窒〔ヒ膜を形成する工程と該窒化
膜をマスクとして、上記基板表面を、上記不純物拡散層
の厚さ以上エツチング除去する工程と、上記窒化膜をマ
スクとして、選択酸化して、上記不純物拡散層の拡散を
進行させると共に、上記基板上に、酸化膜を形成する工
程と、その後、上記窒化膜を除去する工程とを含むもの
である。
〔作 用〕
本発明においては、不純物拡散層上の窒fヒ膜全マスク
として、選択酸化し、不純物拡散層の拡散を進行させる
と共に、基板上に酸rヒ膜を形成するので、基板は分離
し、且つ酸化膜界面の不純物は酸化膜中VC吸い込まれ
、酸化膜近傍の不純物拡散層の不純物濃度が/」・さく
なり、不純物拡散層の横方向への拡散量は減少する。
〔実施例〕
以下、本発明方法に係る一実施例全、第1図にその工程
図を示して説明する。
先ず、第1図(aJに示す如く、P型基板10上の濃度
がI X 1015cm−3で6〜8μ属厚のN型エピ
タキシャル層ll上に、所定部に拡散窓12aを開口し
た表面酸化膜12をマスクとして、ゾロンを含んだ雰囲
気中で熱処理を行ない、高濃度のボロン拡散JWJ13
を形成する。その際、ボロン拡散層13の濃度は、約I
 X 10”〜8 X 1021α−3程度である。
次(で、第1図(b)に示す如く、表面酸fヒ膜12を
弗酸系浴液で除去した後、N型エピタキシャル層11上
に、CVD法を以て1000〜2000′:A厚の窒f
ヒ膜14を形成する。その後、ホトリソ技術を以てボロ
ン拡散層13上の窒化膜14の所定部に、例えばEam
幅で5000〜10000 A厚のホトレジスト15を
形成する。
その後、第1図(C)に示す如く、上記基板10を、高
周波放電等で活性化した弗素系ガス中に挿入して、窒化
膜14をエツチング除去する。
続いて、第1図(d)に示す如く、窒化膜14’tエツ
チング除去した領域のN型エピタキシャル層11の表面
を、約1μmエツチング除去すると同時に、エツチング
領域に拡散されていたボロン拡散層13も除去する。尚
、この場合、窒化膜14のエツチング除去と同様に、活
性化された弗素系ガスによるシリコンの気化現象を利用
しても良く、若しくは、エツチング後残留した窒化膜1
4をマスクとして、アルカリ系溶液にてシリコンの溶融
現象を利用しても良い。
次に、第1図(e)に示す如く、ホトレジスト15を有
機溶液で除去した後、窒化膜14をマスクとして、選択
酸fヒを、例えば1200℃の水蒸気雰囲気中で約5時
間程度行なう。斯くして、ゾロン拡散層13の拡散が進
行して、P型基板10に到達し、N型エピタキシャル層
11′f!:分離すると共に、N型エピタキシャル層1
1上の選択酸化領域に、約2μmの酸化膜16が形成さ
れる。ボロンの酸fヒ膜16中の拡散係数は、シリコン
中の拡散係数よシ大きいため、酸fヒ膜16の成長時に
、酸化膜16界面のボロンが酸化膜16中に吸い上げら
れ、選択酸化領域の酸化膜16近傍のゴロン拡散層13
のポロン濃度は小さくなシ、横方向への拡散量は減少す
る。よりて、ポロン拡散層13の横方向への拡がシ幅C
は小さくなシ、例えば、本実施例の場合、約5μ轟とな
る。
しかる後、第1図(fJK示す如く、選択酸化のマスク
として用いた窒化膜14を、例えば、170℃程度のリ
ン酸溶液にて除去し、半導体素子を完成する。
〔発明の効果〕
以上説明したように本発明によれば、不純物拡散層上の
窒化膜をマスクとして、選択酸化し、不純物拡散層の拡
散を進行させ、且つ基板上に、酸化膜を形成するので、
酸化膜界面の不純物は、酸化膜中に吸い込まれると共に
、不純物拡散層の横方向への拡散量が抑制され、不純物
拡散層(分離領域)の面積が小はくなり、素子の微絽化
に伴い集積度が向上できる。又、エツチング除去した基
板表面に、選択酸化を行なうので、基板表面が平坦化で
きる等の特有の効果によシ上述の課題を解決し得る。
【図面の簡単な説明】
第1図は本発明方法に係る一実施例の工程図、第2図は
従来方法の工程図である。 lO・・・P型基板、11・・・N型エピタキシャル層
、12・・・表面酸化膜、12a・・・拡散窓、13・
・・ポロン拡散層、14・・・窒化膜、15・・・ホト
レノスト、16・・・酸化膜。 特許出願人 沖電気工業株式会社 第1図 第1図

Claims (1)

  1. 【特許請求の範囲】  基板上の所定部に、不純物拡散層を形成する工程と、 該不純物拡散層の全部又は部分上に、窒化膜を形成する
    工程と、 該窒化膜をマスクとして、上記基板表面を、上記不純物
    拡散層の厚さ以上エッチング除去する工程と、 上記窒化膜をマスクとして、選択酸化して、上記不純物
    拡散層の拡散を進行させると共に、上記基板上に、酸化
    膜を形成する工程と、 その後、上記窒化膜を除去する工程とを含むことを特徴
    とする半導体素子の製造方法。
JP5847988A 1988-03-14 1988-03-14 半導体素子の製造方法 Pending JPH01232737A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5847988A JPH01232737A (ja) 1988-03-14 1988-03-14 半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5847988A JPH01232737A (ja) 1988-03-14 1988-03-14 半導体素子の製造方法

Publications (1)

Publication Number Publication Date
JPH01232737A true JPH01232737A (ja) 1989-09-18

Family

ID=13085567

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5847988A Pending JPH01232737A (ja) 1988-03-14 1988-03-14 半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JPH01232737A (ja)

Similar Documents

Publication Publication Date Title
EP0036573A2 (en) Method for making a polysilicon conductor structure
JP3077760B2 (ja) 固相拡散方法
EP0127814A1 (en) Process for forming a narrow mesa on a substrate and process for making a self-aligned gate field effect transistor
JPH01232737A (ja) 半導体素子の製造方法
US4546537A (en) Method for producing a semiconductor device utilizing V-groove etching and thermal oxidation
JPS60175417A (ja) 半導体装置の製造方法
JPH07106336A (ja) プレーナ型ダイオードの製造方法
JP2000100931A (ja) 半導体装置及びその製造方法
JPH0122731B2 (ja)
JPS6213047A (ja) 半導体装置の製造方法
JPS5968950A (ja) 半導体装置の製造方法
JPS61207076A (ja) 半導体装置の製造方法
JPS6115579B2 (ja)
JPS62206873A (ja) 半導体装置の製造方法
JPH01251658A (ja) 半導体装置の製造方法
JPS62131538A (ja) 半導体装置の製造方法
JPH0744183B2 (ja) 半導体装置の製造方法
JPH0227813B2 (ja)
JPS60249364A (ja) 半導体装置の製造方法
JPH08236475A (ja) コンタクト窓の形成方法
JPS62210672A (ja) 半導体装置の製造方法
JPH0464227A (ja) 半導体素子とその製造方法
JPH07161963A (ja) 量子細線構造の製造方法
JPS6154256B2 (ja)
JPS60258919A (ja) 半導体装置の製造方法