JPS62206873A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS62206873A
JPS62206873A JP61049758A JP4975886A JPS62206873A JP S62206873 A JPS62206873 A JP S62206873A JP 61049758 A JP61049758 A JP 61049758A JP 4975886 A JP4975886 A JP 4975886A JP S62206873 A JPS62206873 A JP S62206873A
Authority
JP
Japan
Prior art keywords
oxide film
capacitor
film
contact hole
shaped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61049758A
Other languages
English (en)
Other versions
JP2707536B2 (ja
Inventor
Makio Goto
後藤　万亀雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP61049758A priority Critical patent/JP2707536B2/ja
Priority to US07/021,055 priority patent/US4826781A/en
Priority to EP87301846A priority patent/EP0236123A3/en
Publication of JPS62206873A publication Critical patent/JPS62206873A/ja
Application granted granted Critical
Publication of JP2707536B2 publication Critical patent/JP2707536B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/17—Isolation regions comprising dielectric materials formed using trench refilling with dielectric materials, e.g. shallow trench isolations

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野］ 不発明は半導体装置の製造方法に関する。
［発明の概要〕 本発明は、半導体基板上にトランジスタ及びキャパシタ
を備えた半導体装置のｉＲａにおい（、ケートを衡を先
に形成し、セルファラインでキャノくシタ及びコンタク
トホールを形成することによりゲート電極とキャパシタ
領域及びゲート電極とコンタクトホールのアライメント
余裕を０にし、高度の微細化に適応しうる素子の形成方
法を提供したものである。
〔従来技術〕
従来の半導体装置、特にキャパシタを用いる半導体記憶
１［の製造方法は公知のように素子分離領域形成後、溝
堀、す、積み重ね等によるキャパシタ領域の形成を行っ
た後にゲート電極を形成し。
コンタクトホールを形成していた。
〔発明が解決しよ′うとする問題点〕
しかし、前述の従来技術では、キャパシタ領域に対する
ゲート電極のアライメント余裕及びゲート電極に対する
コンタクトホールのアライメント戸 余裕を考慮して記構しなければならず、そのことが素子
の高度な微細【ヒを妨げる要因となっていた。
そこで本発明はこのような問題点を解決するもので、そ
の目的とすることは、キャパシタ領域とゲート電極のア
ライメント余裕及びゲート電極とコンタクトホールのア
ライメント余裕を０にして、素子の高度な微細化を容易
にする半導体装ばの製遣方法を提供することにある。
〔問題を解決する友めの手段〕
本発明の半導体装置の製造方法は、ゲートに極を先に形
成し、セルファラインでキャパシタ及びコンタクトホー
ルを形成することを特徴とする。
〔実施例〕
以下第１１１Ｋにより詳細に実施例を説明する。
工程１・・・第１１凶（ａ） Ｐ型半導体基板１０１上に素子分離用酸化膜１０２全形
成した後ゲート酸化膜１０６を熱酸化法によシ形成し、
その上に第１の多結晶シリコン１０４を２０００〜ａＯ
ｏ　ｏ　Ｘ化学的気相成長法で形成し８００〜１０００
℃でリンを熱拡散する。
次に化学的気相成長法で２０００〜４０００Ａの第１の
窒化膜１０５ｆｔ形戊した後、１０００〜１２００℃で
該ｄＡ１の窒化膜１０５の表面に１００〜２００＾の熱
酸化膜１０６を形成する。
工程２・・・第１ＧＥｌ（ｔ＋） レジストバターｙ’ｌマスクに該熱酸化膜１０６をエツ
チングし、該熱酸化膜１０６をマスクに該第１の窒化膜
１０５をエツチングし、該第１の窒化膜１０５をマスク
に該第１の多結晶シリコン１０６をエツチングした後、
Ｎ型不純物をイオン注入し熱アニールを行うことにより
Ｎ型拡散層１０７及び１０８′ｆ：形成する。
工程６・・・第１図（Ｃ） 化学的気相成長法で第２の窒ｆヒ膜を２０００＾〜ａｏ
ｏｏＸ全面に形成した後に、リアクティブイオンで全面
エツチングし、窒化膜サイドウオール１０９を形成する
。
工程４・・・第１図（ｄ） 該Ｎｆｉ拡散層１０７をレジストパター７１１０でマス
クした後、該ゲート酸化膜１０３の一部を希弗酸で除去
する＠ 工ａ５・・・第１図（０） 該レジストパターン１１０及び該素子分離用酸化膜１０
２．該第１の窒化膜１０７．該窒化膜丈イドウオール１
０９會マスクに該Ｐｆｉ半導体基板ＩＱ１’ｉｉリアク
ティブイオンで５〜５μエツチングし、キャパシタ領域
１１１を形成する。
工程６・・・第１図（ｆ） 該レジストパターン１１０を除去した後膣キャパシタ領
域１１１を熱酸化しキャパシタ酸化膜１１２を形成した
後、化学的気相成長法で第２の多結晶シリコン１１５を
形成しレジストパターンをマスクに該第２の多結晶シリ
コン１１３をエツチングし、キャパシタを極を形成する
◎工程７・・・第１図（ｇ） 化学的気相成長法により眉間絶縁用酸化膜１１４を３０
００〜６０００＾形成する。
工程８・・・第１図翰 レジストパターンをマスクに該層間絶縁用酸化膜１１４
をエツチングし、コンタクトホールを形成した後配線材
料用ＡＬをスパッタ法により形成する。
〔発明ｑ効果〕
以上述べたように発明によればゲート電極に対しセルフ
ァラインでキャパシタ及びコンタクトホールを形成でき
るため、高度の微細化を容易に行えるという効果を有す
る。
【図面の簡単な説明】
第１図（ａ）〜（ロ）は本発明の半導体装ひの工程全表
わす主要断面■。 １０１・・・Ｐ型半導体基板 １０２・・・素子分離用酸化膜 １０５・・・ゲート酸化膜 １０４・・・第１の多結晶シリコン膜 １０５・・・第１の窒化膜 １０６・・・熱酸化膜 １０７．１０８・・・Ｎ型拡散層 １０９・・・窒１ヒ膜サイドウオール １１０・・・レジストパターン ′（ ７１１１・・・キャパシタ領域 １１２・・・キャパシタ酸化膜 １１５・・・第２の多結晶シリコン １１４・・・１−間絶縁用酸化膜 １１５・・・Ｍ配線材料 以　　上

Claims (1)

    【特許請求の範囲】
  1. 　半導体基板上に、トランジスタとキャパシタを備えた
    半導体装置の製造にあたり、ゲート電極を先に形成し、
    セルフアラインでキャパシタ及びコンタクトホールを形
    成することを特徴とする半導体装置の製造方法。
JP61049758A 1986-03-04 1986-03-07 半導体装置の製造方法 Expired - Lifetime JP2707536B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP61049758A JP2707536B2 (ja) 1986-03-07 1986-03-07 半導体装置の製造方法
US07/021,055 US4826781A (en) 1986-03-04 1987-03-02 Semiconductor device and method of preparation
EP87301846A EP0236123A3 (en) 1986-03-04 1987-03-03 A semiconductor device and method for preparing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61049758A JP2707536B2 (ja) 1986-03-07 1986-03-07 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS62206873A true JPS62206873A (ja) 1987-09-11
JP2707536B2 JP2707536B2 (ja) 1998-01-28

Family

ID=12840087

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61049758A Expired - Lifetime JP2707536B2 (ja) 1986-03-04 1986-03-07 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2707536B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62262455A (ja) * 1986-05-09 1987-11-14 Seiko Epson Corp 半導体装置の製造方法
US8440954B2 (en) 2009-12-16 2013-05-14 Sony Corporation Solid-state image pickup device with a wiring becoming a light receiving surface, method of manufacturing the same, and electronic apparatus

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51130178A (en) * 1975-05-07 1976-11-12 Hitachi Ltd Semiconductor memory
JPS6016459A (ja) * 1983-07-08 1985-01-28 Nec Corp 読み出し専用記憶装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51130178A (en) * 1975-05-07 1976-11-12 Hitachi Ltd Semiconductor memory
JPS6016459A (ja) * 1983-07-08 1985-01-28 Nec Corp 読み出し専用記憶装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62262455A (ja) * 1986-05-09 1987-11-14 Seiko Epson Corp 半導体装置の製造方法
US8440954B2 (en) 2009-12-16 2013-05-14 Sony Corporation Solid-state image pickup device with a wiring becoming a light receiving surface, method of manufacturing the same, and electronic apparatus

Also Published As

Publication number Publication date
JP2707536B2 (ja) 1998-01-28

Similar Documents

Publication Publication Date Title
JPH01165172A (ja) 薄膜トランジスターの製造方法
JPS59214262A (ja) 絶縁ゲ−ト電界効果トランジスタおよびその製造方法
JPS62194673A (ja) 半導体装置の製造方法
JPS6039848A (ja) 半導体装置の製造方法
JPS5923476B2 (ja) 半導体装置の製造方法
JP2707536B2 (ja) 半導体装置の製造方法
JPS63275181A (ja) 半導体装置の製造方法
JPS62104078A (ja) 半導体集積回路装置の製造方法
JPH02100382A (ja) 電界郊果型超電導トランジスタ及びその製造方法
JP2707538B2 (ja) 半導体装置の製造方法
JPS6345865A (ja) 浮遊ゲ−ト型ｍｏｓ半導体装置
JPH01110772A (ja) 半導体装置の製造方法
JPS5885529A (ja) 半導体装置の製造方法
JPH01137673A (ja) 半導体装置の製造方法
JPH01109766A (ja) 半導体装置の製造方法
JPS6297331A (ja) 半導体装置の製造方法
JPS61147575A (ja) 半導体装置の製造方法
JPH0290611A (ja) 半導体装置の製造方法
JPS62156874A (ja) Ｍｏｓトランジスタおよびその製造方法
JPH0284741A (ja) 半導体装置の製造方法
JPS6331167A (ja) 半導体装置の製造方法
JPH0216019B2 (ja)
JPS609163A (ja) 半導体装置の製造方法
JPS6181665A (ja) 半導体領域の形成方法
JPS6080275A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term