JPS63253647A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63253647A JPS63253647A JP8801287A JP8801287A JPS63253647A JP S63253647 A JPS63253647 A JP S63253647A JP 8801287 A JP8801287 A JP 8801287A JP 8801287 A JP8801287 A JP 8801287A JP S63253647 A JPS63253647 A JP S63253647A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- interlayer insulating
- contact hole
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 239000011229 interlayer Substances 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims abstract description 6
- 238000009792 diffusion process Methods 0.000 abstract description 15
- 239000010410 layer Substances 0.000 abstract description 12
- 238000010438 heat treatment Methods 0.000 abstract description 9
- 239000012535 impurity Substances 0.000 abstract description 9
- 238000004519 manufacturing process Methods 0.000 abstract description 8
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 abstract description 7
- 229910021342 tungsten silicide Inorganic materials 0.000 abstract description 7
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 2
- 239000011248 coating agent Substances 0.000 abstract description 2
- 238000000576 coating method Methods 0.000 abstract description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 5
- 239000002253 acid Substances 0.000 description 4
- -1 boron ions Chemical class 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に層間絶縁膜の構造に関
する。
する。
従来、多層配線構造を有する半導体装置では、層間絶縁
膜のコンタクト孔部分、特にコンタクト孔側面は不純物
を含んだリフロー可能な材料によって形成された層間絶
縁膜が露出した構造になっていた。
膜のコンタクト孔部分、特にコンタクト孔側面は不純物
を含んだリフロー可能な材料によって形成された層間絶
縁膜が露出した構造になっていた。
上述した従来の半導体装置では、コンタクト孔部分で不
純物を含んだリフロー性を有する層間絶縁膜が露出して
いるため、コンタクト開化後の熱処理あるいは、上層の
配線層形成後の熱処理により、コンタクト開孔部で１層
間絶縁膜からの不純物の外方拡散が起こり、その不純物
がコンタクト性の劣化を起こす欠点がある。たとえば、
層間絶縁膜としてＰＳＧ膜を使用した場合には、リンが
外方拡散し、Ｐ＋拡散層配線に拡散されると、上層配線
とＰ＋拡散層配線との接続はほとんどオープン状態とな
り、半導体装置の製造歩留り及び信頼性が低下するとい
う欠点がある。
純物を含んだリフロー性を有する層間絶縁膜が露出して
いるため、コンタクト開化後の熱処理あるいは、上層の
配線層形成後の熱処理により、コンタクト開孔部で１層
間絶縁膜からの不純物の外方拡散が起こり、その不純物
がコンタクト性の劣化を起こす欠点がある。たとえば、
層間絶縁膜としてＰＳＧ膜を使用した場合には、リンが
外方拡散し、Ｐ＋拡散層配線に拡散されると、上層配線
とＰ＋拡散層配線との接続はほとんどオープン状態とな
り、半導体装置の製造歩留り及び信頼性が低下するとい
う欠点がある。
また、リフロー性の良好な層間絶縁膜を使用した場合に
は、コンタクト開孔後の熱処理により、再びフローが起
こり、コンタクト孔側面が凸状になり、コンタクトサイ
ズが縮少してしまうという欠点を有する。
は、コンタクト開孔後の熱処理により、再びフローが起
こり、コンタクト孔側面が凸状になり、コンタクトサイ
ズが縮少してしまうという欠点を有する。
本発明の目的は、上記欠点を除去し、層間絶縁膜からの
不純物の外方拡散による配線間の接続不良をなりシ、製
造歩留り及び信頼性の向上した半導体装置を提供するこ
とにある。
不純物の外方拡散による配線間の接続不良をなりシ、製
造歩留り及び信頼性の向上した半導体装置を提供するこ
とにある。
本発明の半導体装置は、半導体基板上に形成された層間
絶縁膜と、前記層間絶縁膜に形成されたコンタクト孔と
、前記コンタクト孔の側面に形成され前記層間絶縁膜の
リフローを防止する絶縁膜とを含んで構成される。
絶縁膜と、前記層間絶縁膜に形成されたコンタクト孔と
、前記コンタクト孔の側面に形成され前記層間絶縁膜の
リフローを防止する絶縁膜とを含んで構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の第１の実施例の断面図である。
第１図において、Ｎ型半導体基板１１表面にはＰ＋型拡
散層配線１４．ゲート酸化膜１３及びフィールド酸化膜
１２が形成されている。そしてその表面にはリフロー性
を有する層間絶縁膜としてＰＳＧ膜１５か形成されてお
り、しかもそのＰＳＧ膜１５に形成されたコンタクト孔
１７の側面にはリフロー性のないＣＶＤ法による酸ｆヒ
膜（以下ＣＶＤＰｉ化膜という〉１８が形成されている
。そしてＰＳＧ膜１膜上５上ＣＶＤ酸化膜１６を介して
Ｐ＋型拡散層配線１４に接続するタングステンシリサイ
ド配線１９が形成されでいるこのように構成された第１
の実施例においては、ＰＳＧ膜１５に設けられたコンタ
クト孔１７の側面は、リフロー性のないＣＶＤ酸化膜１
８により被覆されているため、後工程の熱処理によって
もＰＳＧ膜１５がコンタクト孔内ヘリフローして突出す
ることはなくなり、又Ｐ Ｓ Ｇ膜１５から不純物が外
方拡散することもない 従ってタングステンシリサイド
配線１９とＰ゛型抵拡散層配線１４の接続は完全なもの
となる２ 次に、第１の実施例の製造方法を第３図（ａ）〜（ｄ）
を参照して簡単に説明する、 まず第３図（ａ）に示すように、Ｎ型半導体基板１１に
５耐酸化性マスクを使った選択酸化法によって厚さ０．
６μｒｎのフィールド酸（ヒ膜１２を形成し、ゲート酸
化＠１３を３００人の厚さに形成共する。次に、このフ
ィールド酸化膜１２をマスクとする自己整合により、ホ
ウ素をイオン注入してソースまたはドレインとなるＰ＋
型拡散層配線１４を形成する。
散層配線１４．ゲート酸化膜１３及びフィールド酸化膜
１２が形成されている。そしてその表面にはリフロー性
を有する層間絶縁膜としてＰＳＧ膜１５か形成されてお
り、しかもそのＰＳＧ膜１５に形成されたコンタクト孔
１７の側面にはリフロー性のないＣＶＤ法による酸ｆヒ
膜（以下ＣＶＤＰｉ化膜という〉１８が形成されている
。そしてＰＳＧ膜１膜上５上ＣＶＤ酸化膜１６を介して
Ｐ＋型拡散層配線１４に接続するタングステンシリサイ
ド配線１９が形成されでいるこのように構成された第１
の実施例においては、ＰＳＧ膜１５に設けられたコンタ
クト孔１７の側面は、リフロー性のないＣＶＤ酸化膜１
８により被覆されているため、後工程の熱処理によって
もＰＳＧ膜１５がコンタクト孔内ヘリフローして突出す
ることはなくなり、又Ｐ Ｓ Ｇ膜１５から不純物が外
方拡散することもない 従ってタングステンシリサイド
配線１９とＰ゛型抵拡散層配線１４の接続は完全なもの
となる２ 次に、第１の実施例の製造方法を第３図（ａ）〜（ｄ）
を参照して簡単に説明する、 まず第３図（ａ）に示すように、Ｎ型半導体基板１１に
５耐酸化性マスクを使った選択酸化法によって厚さ０．
６μｒｎのフィールド酸（ヒ膜１２を形成し、ゲート酸
化＠１３を３００人の厚さに形成共する。次に、このフ
ィールド酸化膜１２をマスクとする自己整合により、ホ
ウ素をイオン注入してソースまたはドレインとなるＰ＋
型拡散層配線１４を形成する。
次に第３図（ｂ）に示すように、層間絶縁膜としてＰＳ
Ｇ膜１５を厚さ４０００人、ＣＶＤ酸（ヒ膜１６を厚さ
１０００人順次堆積する５次いで、通常のフォトレジス
トプロセスを利用して、ＰＳＧ膜１５、ＣＶＤ酸化膜１
６をエツチングし、Ｐ゛型抵拡散層配線１４達するコン
タクト孔１７を開孔する。
Ｇ膜１５を厚さ４０００人、ＣＶＤ酸（ヒ膜１６を厚さ
１０００人順次堆積する５次いで、通常のフォトレジス
トプロセスを利用して、ＰＳＧ膜１５、ＣＶＤ酸化膜１
６をエツチングし、Ｐ゛型抵拡散層配線１４達するコン
タクト孔１７を開孔する。
次に、第３図（ｃ）に示すように、基板表面にＣＶＤ酸
化膜１８を６００人の厚さに堆積する。
化膜１８を６００人の厚さに堆積する。
続いて、第３図（ｄ）に示すように、基板のイオンエツ
チングにより、コンタクト孔１７の側面のみにＣＶＤ酸
１ヒ膜１８が残存するように、エッチバックを行う。こ
のとき、ＰＳＧ膜１膜上５上、すでにＣＶＤ酸化膜１６
が堆積しであるので、エツチバ・ツク時のオーバーエツ
チングにより、ＰＳＧ膜１５が露出しないようにＣＶＤ
酸化膜１６を残存させることは容易である。
チングにより、コンタクト孔１７の側面のみにＣＶＤ酸
１ヒ膜１８が残存するように、エッチバックを行う。こ
のとき、ＰＳＧ膜１膜上５上、すでにＣＶＤ酸化膜１６
が堆積しであるので、エツチバ・ツク時のオーバーエツ
チングにより、ＰＳＧ膜１５が露出しないようにＣＶＤ
酸化膜１６を残存させることは容易である。
次に、コンタクト孔゛形成時の基板のダメージ回復の為
に、窒素雰囲気中で９００℃の熱処理を行う。この時、
Ｐ Ｓ Ｇ膜１５は、ＣＶＤ酸化膜１６．１８により被
覆されているので、リンの外方拡散は抑制され、また、
コンタクＩ・孔側面は、ＣＤＶ酸化膜１８で固定されて
いるので、リフローによるコンタクト形状の変化も起こ
らない。
に、窒素雰囲気中で９００℃の熱処理を行う。この時、
Ｐ Ｓ Ｇ膜１５は、ＣＶＤ酸化膜１６．１８により被
覆されているので、リンの外方拡散は抑制され、また、
コンタクＩ・孔側面は、ＣＤＶ酸化膜１８で固定されて
いるので、リフローによるコンタクト形状の変化も起こ
らない。
最後に、基板全面にスバ・ツタ法でタングステンシリサ
イドを堆積し、所定の形状にパターンニングしてタング
ステンシリサイド配線１９を形成し第１図に示した半導
体装置を完成させる。
イドを堆積し、所定の形状にパターンニングしてタング
ステンシリサイド配線１９を形成し第１図に示した半導
体装置を完成させる。
第２図は、本発明の第２の実施例の縦断面図である。
第２図において半導体装置は、Ｎ型半導体基板１１上に
形成したフィールド酸化膜１２’Ａとこのフィールド酸
化膜１２Ａ上に延在したポリシリコン配線２４と、層間
絶縁膜としてのＢＰＳＧ膜２５膜上５ＣＤＶ窒化膜２８
と、そしてポリシリコン配線とコンタクト孔２７を介し
接触し、かつ層間絶縁膜上に延在したアルミニウム配線
２９から構成されている。ここで、コンタクト孔１７側
面部でＢＰＳＧ膜２５は、ＣＤＶ窒化膜２８により被覆
されており、コンタクト開孔後の熱処理によるリフロー
でコンタクト孔形状が変化しないようにクランプされて
いる。
形成したフィールド酸化膜１２’Ａとこのフィールド酸
化膜１２Ａ上に延在したポリシリコン配線２４と、層間
絶縁膜としてのＢＰＳＧ膜２５膜上５ＣＤＶ窒化膜２８
と、そしてポリシリコン配線とコンタクト孔２７を介し
接触し、かつ層間絶縁膜上に延在したアルミニウム配線
２９から構成されている。ここで、コンタクト孔１７側
面部でＢＰＳＧ膜２５は、ＣＤＶ窒化膜２８により被覆
されており、コンタクト開孔後の熱処理によるリフロー
でコンタクト孔形状が変化しないようにクランプされて
いる。
この第２の実施例の製法方法としては、通常のＭＯＳＦ
ＥＴ製造プロセスにより、ゲート電極であるポリシリコ
ン配線２４を形成した後。
ＥＴ製造プロセスにより、ゲート電極であるポリシリコ
ン配線２４を形成した後。
ＢＰＳＧ膜２５をＣＶＤ法により、５０００人の厚さに
堆積し、窒素雰囲気で９００°Ｃ３０分リフローを行う
。次に、フォトレジストプロセスを用い、コンタクト孔
１７を異方性のエツチングにより開孔する。続いて、Ｃ
ＶＤ窒化膜を５００人の厚さに堆積した後、異方性のエ
ツチングによりエッチバックを行ない、コンタクト側面
のみにＣＤＶ窒化膜２８を残存させる。
堆積し、窒素雰囲気で９００°Ｃ３０分リフローを行う
。次に、フォトレジストプロセスを用い、コンタクト孔
１７を異方性のエツチングにより開孔する。続いて、Ｃ
ＶＤ窒化膜を５００人の厚さに堆積した後、異方性のエ
ツチングによりエッチバックを行ない、コンタクト側面
のみにＣＤＶ窒化膜２８を残存させる。
この後、コンタクト孔形成時のダメージ回痩の為に、窒
素雰囲気中で９００℃１０分間の熱処理を行う、この時
、コンタクト孔２７ ｐ；、ｑ面は、リフロー性のない
ＣＤＶ窒化膜で被覆されているので、ＢＰＳＧ膜のリフ
ローによるコンタクト孔の形状変化（縮少）は起こらず
、良好なコンタクト性が保障される。
素雰囲気中で９００℃１０分間の熱処理を行う、この時
、コンタクト孔２７ ｐ；、ｑ面は、リフロー性のない
ＣＤＶ窒化膜で被覆されているので、ＢＰＳＧ膜のリフ
ローによるコンタクト孔の形状変化（縮少）は起こらず
、良好なコンタクト性が保障される。
最後に、通常の方法でアルミニウム配線２つを形成する
ことにより、第２図に示した断面構造の半導体装置を得
る。
ことにより、第２図に示した断面構造の半導体装置を得
る。
以上説明したように本発明は、リフロー性のある層間絶
縁膜に形成されたコンタクｊ・孔の側面に層間絶縁膜の
リフローを防止する絶縁膜を被覆゛ｒることにより、層
間絶縁膜からの不純物の外方拡散を抑制すると共にコン
タクト開孔後の熱処理時の層間絶縁膜のリフローによる
コンタクト孔の変形を防止できる効果がある。従って半
導体装置の製造歩留り及び信頼性は向上したちのとなる
２
縁膜に形成されたコンタクｊ・孔の側面に層間絶縁膜の
リフローを防止する絶縁膜を被覆゛ｒることにより、層
間絶縁膜からの不純物の外方拡散を抑制すると共にコン
タクト開孔後の熱処理時の層間絶縁膜のリフローによる
コンタクト孔の変形を防止できる効果がある。従って半
導体装置の製造歩留り及び信頼性は向上したちのとなる
２
第１図は本発明の第１の実施例の縦断面図、第２図は本
発明の第２の実施例の縦断面図、第３図（ａ）〜（ｄ）
は第１の実施例の製造方法を説明するための工程順に示
した半導体チップの断面図である。 １１・・・Ｎ型半導体基板、１２．１２Ａ・・・フィー
ルド酸ｆヒ膜、１３・・・ゲート酸化膜、１４・・・Ｐ
＋型拡散層配線、１５・・・ＰＳＧ膜、１６．１８・・
・ＣＶＤ酸化膜、１７・・・コンタクト孔、１９・・・
タングステンシリサイド配線、２４・・・ポリシリコン
配線、２５・・・ＢＰＳＧ膜、２８・・ＣＶＤ窒化膜、
２つ・・・アルミニウム配線。
発明の第２の実施例の縦断面図、第３図（ａ）〜（ｄ）
は第１の実施例の製造方法を説明するための工程順に示
した半導体チップの断面図である。 １１・・・Ｎ型半導体基板、１２．１２Ａ・・・フィー
ルド酸ｆヒ膜、１３・・・ゲート酸化膜、１４・・・Ｐ
＋型拡散層配線、１５・・・ＰＳＧ膜、１６．１８・・
・ＣＶＤ酸化膜、１７・・・コンタクト孔、１９・・・
タングステンシリサイド配線、２４・・・ポリシリコン
配線、２５・・・ＢＰＳＧ膜、２８・・ＣＶＤ窒化膜、
２つ・・・アルミニウム配線。
Claims (1)
- 半導体基板上に形成された層間絶縁膜と、前記層間絶
縁膜に形成されたコンタクト孔と、前記コンタクト孔の
側面に形成され前記層間絶縁膜のリフローを防止する絶
縁膜とを含むことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8801287A JPS63253647A (ja) | 1987-04-10 | 1987-04-10 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8801287A JPS63253647A (ja) | 1987-04-10 | 1987-04-10 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63253647A true JPS63253647A (ja) | 1988-10-20 |
Family
ID=13930931
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8801287A Pending JPS63253647A (ja) | 1987-04-10 | 1987-04-10 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63253647A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5317192A (en) * | 1992-05-06 | 1994-05-31 | Sgs-Thomson Microelectronics, Inc. | Semiconductor contact via structure having amorphous silicon side walls |
| US5753967A (en) * | 1995-09-14 | 1998-05-19 | Advanced Micro Devices, Inc. | Damascene process for reduced feature size |
| US5863707A (en) * | 1997-02-11 | 1999-01-26 | Advanced Micro Devices, Inc. | Method for producing ultra-fine interconnection features |
| WO2006092824A1 (ja) * | 2005-02-28 | 2006-09-08 | Spansion Llc | 半導体装置及びその製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5743433A (en) * | 1980-08-29 | 1982-03-11 | Fujitsu Ltd | Semiconductor device |
| JPS57170550A (en) * | 1981-04-15 | 1982-10-20 | Toshiba Corp | Manufacture of semiconductor device |
| JPS63236317A (ja) * | 1987-03-25 | 1988-10-03 | Toshiba Corp | 半導体装置の製造方法 |
-
1987
- 1987-04-10 JP JP8801287A patent/JPS63253647A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5743433A (en) * | 1980-08-29 | 1982-03-11 | Fujitsu Ltd | Semiconductor device |
| JPS57170550A (en) * | 1981-04-15 | 1982-10-20 | Toshiba Corp | Manufacture of semiconductor device |
| JPS63236317A (ja) * | 1987-03-25 | 1988-10-03 | Toshiba Corp | 半導体装置の製造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5317192A (en) * | 1992-05-06 | 1994-05-31 | Sgs-Thomson Microelectronics, Inc. | Semiconductor contact via structure having amorphous silicon side walls |
| US5753967A (en) * | 1995-09-14 | 1998-05-19 | Advanced Micro Devices, Inc. | Damascene process for reduced feature size |
| US6077773A (en) * | 1995-09-14 | 2000-06-20 | Advanced Micro Devices, Inc. | Damascene process for reduced feature size |
| US5863707A (en) * | 1997-02-11 | 1999-01-26 | Advanced Micro Devices, Inc. | Method for producing ultra-fine interconnection features |
| WO2006092824A1 (ja) * | 2005-02-28 | 2006-09-08 | Spansion Llc | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0391930A (ja) | 半導体装置の製造方法 | |
| JPH10135331A (ja) | 半導体装置のコンタクトホール形成方法 | |
| JPH0324737A (ja) | 半導体装置およびその製造方法 | |
| JPS62122173A (ja) | 半導体装置 | |
| JPS59112656A (ja) | 半導体装置及びその製造方法 | |
| JPS62224077A (ja) | 半導体集積回路装置 | |
| JPH02133924A (ja) | 半導体装置及びその製造方法 | |
| JPH0227737A (ja) | 半導体装置の製造方法 | |
| JPS63147318A (ja) | 半導体装置及びその製造方法 | |
| JPH07230968A (ja) | 半導体装置の製造方法 | |
| JPS63275181A (ja) | 半導体装置の製造方法 | |
| JP2779186B2 (ja) | 半導体装置の製造方法 | |
| JP3038873B2 (ja) | 半導体装置の製造方法 | |
| JPS62147777A (ja) | Ｍｏｓ形電界効果トランジスタの製造方法 | |
| JPH0286135A (ja) | 半導体装置の製造方法 | |
| JPH02130834A (ja) | 半導体集積回路装置の製造方法 | |
| JPS63308963A (ja) | 半導体装置およびその製造方法 | |
| JPH03155635A (ja) | 半導体装置の製造方法 | |
| JPH05211131A (ja) | 半導体装置 | |
| JPS6377156A (ja) | 半導体装置の製造方法 | |
| JPH11214514A (ja) | 半導体装置の製造方法 | |
| JPH0425124A (ja) | 半導体装置の製造方法 | |
| JPH03157940A (ja) | 半導体装置の製造方法 | |
| JPS63193566A (ja) | 半導体装置の製造方法 | |
| JPH04340723A (ja) | 半導体装置の製造方法及び半導体装置 |