JPH01233858A - ディジタル交換機 - Google Patents
ディジタル交換機Info
- Publication number
- JPH01233858A JPH01233858A JP63059320A JP5932088A JPH01233858A JP H01233858 A JPH01233858 A JP H01233858A JP 63059320 A JP63059320 A JP 63059320A JP 5932088 A JP5932088 A JP 5932088A JP H01233858 A JPH01233858 A JP H01233858A
- Authority
- JP
- Japan
- Prior art keywords
- parallel
- serial
- circuit
- packet
- switches
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要］
ＡＴＭに基づくパケット信号用ディジタル交換機に関し
、 交換機内空間スイッチ回路のスイッチ個数を減少させる
ことおよび交換速度を向上させることを目的とし、 それぞれが一定長ビットで全体で交換すべき全チャネル
（ｎ）を示す複数のシリアルパケット信号を複数（ｋ）
のパラレルパケット信号に変換するシリアル・パラレル
変換回路と、 （ｎ／ｋ） Ｘ （ｎ／ｋ）のスイッチ
がマトリクス状に配設されたものをに個並設し、該シリ
アル・パラレル変換回路がらのに群のパラレルパケット
信号を変換する空間スイッチ回路と、該空間スイッチ回
路からのに群のパラレル変換信号をシリアルパケット信
号に変換するパラレル・シリアル変換回路とを有する、
ように構成する。
、 交換機内空間スイッチ回路のスイッチ個数を減少させる
ことおよび交換速度を向上させることを目的とし、 それぞれが一定長ビットで全体で交換すべき全チャネル
（ｎ）を示す複数のシリアルパケット信号を複数（ｋ）
のパラレルパケット信号に変換するシリアル・パラレル
変換回路と、 （ｎ／ｋ） Ｘ （ｎ／ｋ）のスイッチ
がマトリクス状に配設されたものをに個並設し、該シリ
アル・パラレル変換回路がらのに群のパラレルパケット
信号を変換する空間スイッチ回路と、該空間スイッチ回
路からのに群のパラレル変換信号をシリアルパケット信
号に変換するパラレル・シリアル変換回路とを有する、
ように構成する。
本発明はディジタル交換機に関するものであり、更に詳
しく述べると、ＡＴＭ （ＡｓｙｎｃｈｒｏｎｏｕｓＴ
ｒａｎｓｆｅｒ Ｍｏｄｅ ）に基づ（パケット信号用
ディジタル交換機において空間スイッチの個数を減少さ
せるものに関する。
しく述べると、ＡＴＭ （ＡｓｙｎｃｈｒｏｎｏｕｓＴ
ｒａｎｓｆｅｒ Ｍｏｄｅ ）に基づ（パケット信号用
ディジタル交換機において空間スイッチの個数を減少さ
せるものに関する。
ディジタル交換方式としては、現在パケット交換が広く
用いられている。バケ・／ト交換は、情報を可変長のパ
ケットに入れ、これにヘッダとして宛先情報を付加して
伝送し、受信側はヘッダをソフトウェアを用いて解析し
て交換を行う。この解析にソフトウェアを用いているた
め時間がか＼す、交換に時間がか＼るという問題が生じ
ている。か−る遅延は、パケット数の増大に伴って大き
くなる。
用いられている。バケ・／ト交換は、情報を可変長のパ
ケットに入れ、これにヘッダとして宛先情報を付加して
伝送し、受信側はヘッダをソフトウェアを用いて解析し
て交換を行う。この解析にソフトウェアを用いているた
め時間がか＼す、交換に時間がか＼るという問題が生じ
ている。か−る遅延は、パケット数の増大に伴って大き
くなる。
広帯域ｌ５ＤＮで要求されるサービスには、上記遅延が
許されないものがあり、上述の従来のパケット交換方式
とは異なる、ＡＴＭ交換方式が提案されている。Ａ Ｔ
’ Ｍは、新しい多重化方式であり、セルと呼ばれるス
ーパーオクテツト（数十オクテツトで構成）を単位とす
る論理的な情報の入れ物に許容されたユーザーからの情
報に従って、網のリソースをダイナミックに割り当てる
ことが可能となる。このため回線交換方式のように遅延
の少ない交換が可能になると云われている。ＡＴＭのヘ
ッダには次リンクアドレスのみが書がれているため交換
機はヘッド情報をその都度読込む必要がなく、ハードウ
ェアのみで交換が可能である。
許されないものがあり、上述の従来のパケット交換方式
とは異なる、ＡＴＭ交換方式が提案されている。Ａ Ｔ
’ Ｍは、新しい多重化方式であり、セルと呼ばれるス
ーパーオクテツト（数十オクテツトで構成）を単位とす
る論理的な情報の入れ物に許容されたユーザーからの情
報に従って、網のリソースをダイナミックに割り当てる
ことが可能となる。このため回線交換方式のように遅延
の少ない交換が可能になると云われている。ＡＴＭのヘ
ッダには次リンクアドレスのみが書がれているため交換
機はヘッド情報をその都度読込む必要がなく、ハードウ
ェアのみで交換が可能である。
〔発明が解決しようとする課題］
ＡＴＭ交換方式において、交換機はシリアルに入力され
るパケットデータのへ・ンダ部を読み込んで交換処理を
行ない、シリアルで出力するようにしている。このため
、ｎ本×ｎ本の伝送路を交換するには０２個のスイッチ
が必要となる。特にｎが増大するにつれてスイッチ個数
が大幅に増え、高価格、回路規模が大きくなるという問
題がある。
るパケットデータのへ・ンダ部を読み込んで交換処理を
行ない、シリアルで出力するようにしている。このため
、ｎ本×ｎ本の伝送路を交換するには０２個のスイッチ
が必要となる。特にｎが増大するにつれてスイッチ個数
が大幅に増え、高価格、回路規模が大きくなるという問
題がある。
これに付随して、スイッチ回路の消費電力を増大する。
更に、並列に設けられるスイッチの増大は信号の遅延を
大きくし、スイッチング速度を低下させる。これらの問
題を裏からみれば、実質的に交換可能なデータレートに
制限が生じることを意味している。
大きくし、スイッチング速度を低下させる。これらの問
題を裏からみれば、実質的に交換可能なデータレートに
制限が生じることを意味している。
従って、ＡＴＭ交換方式においてスイッチ個数を減少さ
せることが要望されている。
せることが要望されている。
本発明のＡＴＭディジタルパケット交換機の原理ブロッ
ク図を第１図に示す。
ク図を第１図に示す。
第１図の交換機は、それぞれが一定長ビットで全体で交
換すべき全チャネル（ｎ）を示す複数のシリアルパケッ
ト信号を複数（ｋ）のパラレルパケット信号に変換する
シリアル・パラレル変換回路１と、 （ｒ＋／ｋ） Ｘ
（ｎ／ｋ）のスイッチがマトリクス状に配設されたも
のをに個並設し、該シリアル・パラレル変換回路からの
に群のパラレルパケット信号を変換する空間スイッチ回
路２と、該空間スイッチ回路からのに群のパラレル変換
信号をシリアルパケット信号に変換するパラレル・シリ
アル変換回路３とから成る。
換すべき全チャネル（ｎ）を示す複数のシリアルパケッ
ト信号を複数（ｋ）のパラレルパケット信号に変換する
シリアル・パラレル変換回路１と、 （ｒ＋／ｋ） Ｘ
（ｎ／ｋ）のスイッチがマトリクス状に配設されたも
のをに個並設し、該シリアル・パラレル変換回路からの
に群のパラレルパケット信号を変換する空間スイッチ回
路２と、該空間スイッチ回路からのに群のパラレル変換
信号をシリアルパケット信号に変換するパラレル・シリ
アル変換回路３とから成る。
Ａ Ｔ Ｍ ハ’ｉ ’Ｊアルにパケット信号が入力さ
れるが、各パケット信号のデータ長は固定形式である。
れるが、各パケット信号のデータ長は固定形式である。
従って、シリアルからパラレルへの変換が容易であると
いう特長を有する。各パケット信号は、第２図（ａ）の
如くヘッダとデータから成り、これらパケット信号がシ
リアルにシリアル・パラレル変換回路１に入力される。
いう特長を有する。各パケット信号は、第２図（ａ）の
如くヘッダとデータから成り、これらパケット信号がシ
リアルにシリアル・パラレル変換回路１に入力される。
シリアル・パラレル変換回路１は、例えば第２図ら）に
図示の如く、各パケット毎に複数のパラレルパケット信
号に変換する。
図示の如く、各パケット毎に複数のパラレルパケット信
号に変換する。
空間スイッチ回路２は、第３図に構成を示すように、そ
れぞれが（ｎ／ｋ） Ｘ （ｎ／ｋ）個マトリクス状に
配設されたスイッチかに個並設されている。従って、全
スイッチ数はｎ”／に個である。各マトリクス状スイッ
チがシリアル・パラレル回路１がらのパラレル変換パケ
７）信号を並列的に変換処理する。
れぞれが（ｎ／ｋ） Ｘ （ｎ／ｋ）個マトリクス状に
配設されたスイッチかに個並設されている。従って、全
スイッチ数はｎ”／に個である。各マトリクス状スイッ
チがシリアル・パラレル回路１がらのパラレル変換パケ
７）信号を並列的に変換処理する。
パラレル・シリアル変換回路３は空間スイッチ回路２で
変換されたパラレル信号をシリアル信号に変換する。
変換されたパラレル信号をシリアル信号に変換する。
パケット長ｋｍ ＝ ３２ビツト、変換路数ｎ ＝ ２
５６の場合、空間スイッチ回路のスイッチ数は２５６”
／３２＝２０４８個である。因みに従来の方法の場合の
スイッチ数は２５６ ” ＝ ６５５３６個である。
５６の場合、空間スイッチ回路のスイッチ数は２５６”
／３２＝２０４８個である。因みに従来の方法の場合の
スイッチ数は２５６ ” ＝ ６５５３６個である。
スイッチ数はパケット当りのデータビン（・長が長くな
る程、削減される。
る程、削減される。
（発明の効果〕
以上に述べたように本発明によれば、空間スイッチ回路
のスイッチが大幅に減少させることができる。これに伴
って消費電力の低減化、回路の小規模化が実現できる。
のスイッチが大幅に減少させることができる。これに伴
って消費電力の低減化、回路の小規模化が実現できる。
またスイノナ増加に伴う遅延も防止できる。
更に本発明によれば、空間スイッチ回路における交換処
理をに列並列処理しているので、交換速度が向上する。
理をに列並列処理しているので、交換速度が向上する。
第１図は本発明のディジタル交換機の原理ブロック図、
第２図は第１図のシリアル／パラレル変換動作説明図、
第３図は第１図の空間スイッチの構成図、である。
（符号の説明）
１・・・シリアル・パラレル変換回路、２・・・空間ス
イッチ、 ３・・・パラレル・シリアル変換回路。
イッチ、 ３・・・パラレル・シリアル変換回路。
Claims (1)
- 【特許請求の範囲】 １、それぞれが一定長ビットで全体で交換すべき全チャ
ネル（ｎ）を示す複数のシリアルパケット信号を複数（
ｋ）のパラレルパケット信号に変換するシリアル・パラ
レル変換回路（１）と、 （ｎ／ｋ）×（ｎ／ｋ）のスイッチがマトリクス状に配
設されたものをｋ個並設し、該シリアル・パラレル変換
回路からのｋ群のパラレルパケット信号を変換する空間
スイッチ回路（２）と、 該空間スイッチ回路からのｋ群のパラレル変換信号をシ
リアルパケット信号に変換するパラレル・シリアル変換
回路（３）と を有する、ディジタル交換機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63059320A JPH01233858A (ja) | 1988-03-15 | 1988-03-15 | ディジタル交換機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63059320A JPH01233858A (ja) | 1988-03-15 | 1988-03-15 | ディジタル交換機 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01233858A true JPH01233858A (ja) | 1989-09-19 |
Family
ID=13109950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63059320A Pending JPH01233858A (ja) | 1988-03-15 | 1988-03-15 | ディジタル交換機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01233858A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0267045A (ja) * | 1988-08-31 | 1990-03-07 | Nec Corp | パケットスイッチ方法 |
| US7046673B2 (en) | 1995-01-31 | 2006-05-16 | Marconi Intellectual Property (Ringfence), Inc. | Method and apparatus for manipulating an ATM cell |
-
1988
- 1988-03-15 JP JP63059320A patent/JPH01233858A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0267045A (ja) * | 1988-08-31 | 1990-03-07 | Nec Corp | パケットスイッチ方法 |
| US7046673B2 (en) | 1995-01-31 | 2006-05-16 | Marconi Intellectual Property (Ringfence), Inc. | Method and apparatus for manipulating an ATM cell |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FI72629C (fi) | Multiplexerad rumsuppdelad kopplingsanordning. | |
| AU686294B2 (en) | Message routing | |
| US4845702A (en) | Optical telecommunication package switching system using asynchronous techniques | |
| JPH0439820B2 (ja) | ||
| JPH024054A (ja) | ハイブリッドパケット交換方法および装置 | |
| US6934471B1 (en) | Photonic switch using time-slot interchange | |
| JPH02198246A (ja) | セル交換装置 | |
| EP0388051B1 (en) | Technique for converting either way between a plurality of N synchronized serial bit streams and a parallel TDM format | |
| CN101039528A (zh) | 基于光分组交换及光组播的分级控制计算机系统 | |
| JPH01233858A (ja) | ディジタル交換機 | |
| JPH077509A (ja) | 光加入者線を非同期伝送モード通信網に接続するための光−電子混合技術型従局 | |
| US5430725A (en) | Transmitting different size data items on a bus | |
| US6914901B1 (en) | System and method for communicating using multiple memory banks | |
| US6700896B1 (en) | High-capacity WDM data network | |
| JP3329824B2 (ja) | 通信装置のための交換接続回路 | |
| US20020154361A1 (en) | Wavelength division multiplexed (WDM) network element and a method for propagating data packets across the network element | |
| JP4571136B2 (ja) | 非同期媒体によるデータの同期伝送のための方法及び装置 | |
| JP3079068B2 (ja) | Ａｔｍスイッチ | |
| JP2724174B2 (ja) | 分配接続可能なａｔｍ交換装置 | |
| JP2755402B2 (ja) | 自己ルーチング交換システムおよび非同期転送モード交換システム | |
| KR100456983B1 (ko) | 듀얼-레이트 에이티엠 스위칭 장치 | |
| KR0170606B1 (ko) | Atm 교환소자의 다중 포트 교환 방법 | |
| JP2540941B2 (ja) | ハイブリッド型交換機 | |
| JPS62198293A (ja) | ビツト幅可変多元速度通話路 | |
| JPS63151125A (ja) | パケツト多重化方式 |