JPH01234054A

JPH01234054A - スイッチング電源装置

Info

Publication number: JPH01234054A
Application number: JP6002488A
Authority: JP
Inventors: Hiroshi Shimamori; 浩島森
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1988-03-14
Filing date: 1988-03-14
Publication date: 1989-09-19

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概要〕スイッチングトランジスタを有する。ｃ−ｏｃコンバー
タが複数個並列に接続されたスイッチング電源装置に関
し、信頼性の向上、小型化及び調整の簡略化などを目的とし
、各々トランスの１次巻線に供給された同一の入力直流信
号を、各々のスイッチングトランジスタをスイッチング
制御することにより該トランスの２次側にパルスとして
夫々取り出し、該パルスを各々の整流回路で整流して出
力するｎ個（ただし、ｎは２以上の整数）のコンバータ
と、該ｎ個のコンバータ内のスイッチングトランジスタ
を時分割的にスイッチング制御するためのｎ相のスイッ
ヂングパルスを、出力直流電圧が所定値となるようなパ
ルス幅で発生するスイッチングパルス発生回路と、該ｎ
個のコンバータ内の各々の整流回路の出力信号を夫々供
給されて平滑し、所定の直流電源電圧を出力する単一の
平滑回路とより構成する。

〔産業上の利用分野〕

本発明はスイッチング電源５Ａ置に係り、特にスイッチ
ングトランジスタを有するＤＣ−ＤＣコンバータが複数
個並列に接続されたスイッチング電源装置に関する。

〔従来の技術〕

現在、大容量のスイッチング電源装置として、第４図（
Ａ）に示すプッシュプル型や第４図（Ｂ）に示すフル・
ブリッジ型が多く用いられている。

第４図（Ａ）に示すプッシュプル型においては、入力端
子１．１′間に入力した直流電圧をトランスＴ１の１次
巻線に印加すると共に、１次巻線の両端にドレインが接
続されている電界効果トランジスタ（ＦＥＴ）２．３を
交互にオン／オフ制御する。これにより、トランスＴ１
の２次巻線側に出力されたパルス信号は整流用ダイオー
ドＤｓ。

Ｄ２で整流され、チョークコイルＬ１及び平滑用コンデ
ンサＣ＋よりなる平滑回路を通して所定の直流電源電圧
としそ出力端子４，４′間より出力される。

また、第４図（Ｂ）に示すフル・ブリッジ型においては
、トランスＴ２の１次巻線側に、ＦＥＴ５．６．７及び
８によるブリッジ回路が接続されており、またＴ２の２
次巻線側には整流用ダイオードＤ＋　、Ｄ２が接続され
ている。

かかる構成において、ＦＥＴ５及び８が一定期間毎にオ
ン／オフ制御されると共に、ＦＥＴ６及び７は、ＦＥＴ
５及び８がオンの期間はオフ、オフの期間はオンという
ように一定期間毎にオン／オフ制御される。これにより
、出力端子４，４′間には所定値の直流電源電圧が取り
出される。

しかし、近年、電源装置の小型化のために高速のＭＯ８
型ＦＥＴ２．３．５〜８が複数使用された上記のスイッ
チング電源装置においては、トランスＴ＋　、７２は磁
束密度（Ｂ）対磁界（１−１）特性の第１及び第３象限
の夫々において使用されるので、各ＦＥＴ２．３又は５
〜８のわずかのスイッチングスピードの差が大きな影響
を及ぼし、トランスＴ＋　、Ｔ２の偏磁現榮が発生し易
かった。

従って、この偏磁現象を防止するために新たな対策が必
要になり、部品点数の増大と信頼性の低下をまねいてい
た。

そこで、最近、第５図に示す如き構成のスイッチング電
源装置が提案され、使用されている。このスイッチング
電源装置はフォワード型コンバータ（ＤＣ−ＤＣコンバ
ータ〉を２回路、並列に接続された構成である。すなわ
ち、第５図において、２つのコンバータの一方に添字ａ
を付し、他方には添字すを付してあり１０．１０’　は
直流電圧入力端子、１１８．１１ｂはドライバ、１２ａ
。

１２ｂは過電流保護回路、１３は制御回路、１４゜１４
′は直流電源電圧出力端子、Ｔｘａ、Ｔ３ｂはトランス
、Ｑ＋　ａ、Ｑ＋　ｂはＦＥＴ、ＣＴ　＋　ａ。

Ｃｙｓｔ）はカレントスイッチである。

第５図において、Ｑ＋ａ、及びＱ＋ｂは制御回路１３か
らの周期Ｔのパルスにより交互にオン／オフ訓ＩｌＩさ
れ、これにより入力端子１０．１０’間に入力した直流
電圧■ｉはトランスＴ３　ａ。

Ｔ３　ｂの１次巻線において第６図にＶｎ。

ＶＴ２で示す如くになる。ここで、この電圧Ｖｎ　、Ｖ
丁２のＴＯＮはＦＥＴ　　Ｑ＋　ａ。

Ｑ＋　ｔ）のオン期間を示す。

また、ＦＥＴ　　Ｑ＋　ａ、Ｑ＋　ｂに流れる電流ＩＴ
１．ＩＴ２は、第６図に示す如く、Ｑ＋ａ。

ｏ＋　ｂのオン期間のみ流れる。

上記のパルス電圧Ｖｎ、ＶＴ２はトランスＴ３　ａ、Ｔ
３　ｂの２次巻線側のダイオードＤ＋　ａとＤ２　ａ、
Ｄ＋　ｂとＤ２ｂにより整流されて第６図にＶＦｌ、Ｖ
Ｆ２で示す如きパルス電圧に整流された後、ＶＦＩはチ
ョークコイルＬ＋　ａと平滑用コンデンサＣ＋　ａとよ
りなる平滑回路を通して、また、ＶＦ２はチョークコイ
ルＬｔ　ｂと平滑用コンデンサＣ＋　ｂとよりなる平滑
回路を通して、夫々平均値ＶＯ（−Ｖ−ＴＯＮＺＴ）と
されて出力端子１４．１４’間へ出力される。

また、上記のチョークコイルＬ＋　ａ、Ｌ＋　ｂには第
６図にＩＬｌ、ＩＬ２で示す直流電流が流れ、出力端子
１４へ豆いに加口されて出力電流ＩＯとして出力される
。

制御回路１３は出力電圧ｖＯと基準電圧とを比較し、そ
の誤差に応じてＱ＋　ａ、Ｑ＋　ｂのゲート入力スイッ
チングパルスのパルス幅を可変し、常に一定電圧が出力
されるように動作する。

また、過電流保護回路１２ａ、１２ｂは、出力電流Ｉｏ
がＱ＋　ａ、Ｑ＋　ｌ）に流れる電流Ｉｖｙ。

ＩＴ２と比例関係にあることに鑑み、ノルントトランス
ＣＴ＋　ａ、ＣＴ＋　ｂで１丁＋、Ｉｒ２を検出し、そ
れが定格電流以上になったか否かを監視し、検出電流に
応じてＱ＋　ａ、Ｑ＋　ｂのスイッチングパルスのパル
ス幅を可変制御すると共に、定格１を流以上になった場
合はドライバ１１ａ、ｌｌｂをオツに制御することによ
り、定格電流以上の過電流が流れないようにする。第６
図中、ｌ０ＣＡは過電流検出電流を示す。

この従来のスイッチング電源装置によれば、入力直流電
圧■１は所定直流電源電圧ＶＯとして出力され、また入
力直流電流は大電流（例えば１００Ａ）の出力電流ｔｏ
とされて出力される。また、トランスＴ３ａ、Ｔｚｂは
磁束密度対磁界特性の第１象限のみしか使用されないの
で、前記偏磁現象は生じないので、第４図（Ａ）、（Ｂ
）に示した従来装置に比し、信頼性を向上することがで
きる。

また、従来のスイッチング電源装置として、出力コンデ
ンサの小型化のために、第５図のスイッチングトランジ
スタ（ＦＥＴ）Ｑ＋　ａ、Ｑ＋　ｂを交互に動作させ、
印加電圧が２倍の周波数となるようにしているが、ＱＩ
ａ、ＱＨｂは同時にオン／オフするようにしてもよい。

〔発明が解決しようとする課題〕

しかるに、第５図に示した従来のスイッチング電源装置
では、２つのコンバータの電流バランスが取りにくく、
スイッチング用電界効果トランジスタＱ＋　ａ、Ｑ＋　
ｂに流れる電流が、各回路インピーダンスの違いにより
同一とはならないという問題点があった。従って、２つ
のコンバータの一方に負担がかかりすぎ、信頼性を低下
させていた。

また、従来のスイッチング電源装置では過電流アラーム
（ＯＣＡ）の調整が必要で、カレントトランス及び過電
流保護回路が各々２つずつ必要で部品点数が多かった。

更に各コンバータをＩ　ＯＭ　Ａ　Ｘ　／　２　（Ｉ　
ＯＭ　Ａ　Ｘは各コンバータの出力電流の最大値）で垂
下させるための調整においては、片方のコンバータを動
作停止状態で１１なうか、カレントトランスＣＴ＋　ａ
、Ｃ−ｒ＋　ｂの波形を観測しながら行なわなければな
らず、試験工数の増大をもたらしていた。

本発明は上記の点に鑑みてなされたもので、信頼性の向
上、小型化及び調整の簡略化などを実現できるスイッチ
ング電源装置を提供することを目的とする。

〔課題を解決するための手段〕

第１図は本発明の原理ブロック図を示す。同図中、２１
１〜２１ｎはｎ個（ただし、ｎは２以上の整数）のトラ
ンス、２２１〜２２ｎはｎ個のスイッチングトランジス
タ、２３１〜２３１はｎ個の整流回路で、これらはｎ個
のコンバータ２４１〜２４ｎを椛成している。また、２
５はｎ相のスイッチングパルスを発生するスイッチング
パルス発生回路、２６は単一の平滑回路である。

スイッチングトランジスタ２２１〜２２ｎはスイッチン
グパルスによりスイッチング制御されてトランス２１１
〜２１ｎの２次側へパルスを出力させる。整流回路２３
１〜２３πはトランス２１１〜２１ｎの２次側出力パル
スを整流する。

〔作用〕

入力端子２０に入来した入力直流信号は］ンバータ２４
１〜２４１に夫々供給され、ここでスイッチングパルス
発生回路２５よりのｎ相のスイッチングパルスにより時
分割的にスイッチングされるスイッチングトランジスタ
により、トランス２１１〜２１ｎの２次側へ時分割的に
パルスとして取り出され、更に１！流回路２３１〜２３
１により別々に整流される。

コンバータ２４＋〜２４ｎ内の整流回路２３１〜２３Ｔ
＋より夫々取り出された信号は平滑回路２６に夫々供給
され、ここで平滑されることにより直流電源電圧とされ
て出力端子２７へ出力される。また、この出力直流電圧
はスイッチングパルス発生回路２５に供給され、スイッ
チングパルスのパルス幅を可変制御して常に所定値の直
流電圧が出力端子２７より出力されるようにする。

このように、本発明ではｎ個のコンバータ２４１〜２４
ｎの各出力信号はすべて同一の平滑回路２６に供給され
るので、スイッチングトランジスタ２２＋〜２２ηの各
電流はバランスし、各コンバータ２４１〜２４１のスト
レスもバランスする。

〔実施例〕

第２図は本発明の一実施例の回路系統図を示す。

同図中、第１図と同一構成部分には同一符号を付しであ
る。第２図に示す実施例はｎ＝２の場合で、Ｑ＋　、Ｑ
ｌは夫々スイッチング用ＮチャンネルＭＯＳ型ＦＥＴ、
３０＋　、３０２　は夫々ドライバ、３１は過電流保護
回路、３２は制御回路、ＣＴはカレントトランスである
。カレントトランスＣＴは入力端子２０′とＦＥＴ　　
Ｑ＋　、Ｑｌの各ソースとの間に設けられているので、
１個で汎む。従って、過電流保護回路３１も一回路で済
む。

制御回路３２は２相のスイッチングパルスを発生すると
共に、そのパルス幅を出力直流電圧Ｖ。

が所定値となるように可変制御し、また過電流保護回路
３１の出力信号に基づいて過電流発生時には定電圧特性
から定電流特性へ垂下するように、スイッチングパルス
のパルス幅を制御する。

また、Ｄｏ及びＤＩ２は整流用ダイオードで、トランス
２１１の出力側に接続された整流回路２３１を構成して
いる。Ｃ２１はトランス２１２の出力側に接続された整
流用ダイオードで、整流回路２３２を構成しているが、
整流用ダイオード（フライホイールダイオードともいう
）Ｄ！２は整流用回路２３＋及び２３２で共用されてい
る。

Ｌｌｌはチョークコイル、Ｃ１１は平滑用コンデンサで
、これらは平滑回路２６を構成している。

次に本実施例の動作につき説明する。制御回路３２より
取り出された周期Ｔの２相のスイッチングパルスの一方
はドライバ３０１を通してＦＥＴＱＩのゲートに印加さ
れ、これをスイッチング制御し、また他方のスイッチン
グパルスはドライバ３０２を通してＦＥＴ　　Ｑｌのゲ
ートに印加され、これをスイッチング制御する。ここで
、Ｑｌ及びＱｌの各オン期間ＴＯＮ　（＜Ｔ）は夫々等
しいが、Ｑｌ及びＱｌの一方がオンしている期間中は他
方がオフ状態とされている。

これにより、入力端子２０．２０’　ｆｌより入力して
トランス２１１及び２１２に夫々供給された入力直流電
圧Ｖｉは、トランス２１１の１次巻線では第３図にＶｎ
で示す如きパルスとなり、またトランス２１２の１次巻
線では第３図にＶ丁２で示す如きパルスとなる。

このパルスｖＴ１．ｖ■２はトラ／ス２１１。

２１２０２次巻線より取り出されて整流回路２３１゜２
３２に供給されて整流された後、合成されて平滑回路２
６に供給される。従って、平滑回路２６のヂョークコイ
ルＬ釘に印加される電圧ＶＦＩは第３図に示す如く、整
流回路２３＋　、２３２の入力パルス電圧の周期の２倍
のＴ／２のパルスとなる。この結果、平滑回路２６より
出力端子２７゜２７′間へ出力される直流電圧Ｖｏは、
電圧ＶＦＩの波高（己をＶＦとすると、２Ｘ（ＴＯＮ／
Ｔ）ＸＶＦとなり、第５図に示した従来装置の出力直流
電圧ＶＯの２倍になる。

このことは換言すると、本実施例では出力直流電圧Ｖｏ
を第５図に示した従来装置の出り直流電圧Ｖｏと同一の
値で出力する場合は、従来にくらぺて平滑回路２６の入
力パルス電圧ＶＦＩの波高値を半分にすることができる
ことを意味する。従って、本実施例では耐圧の低い低順
方向降下電圧のショットキーダイオードを整流用ダイオ
ードとして使用でき、効率の向上が図れ、電源装置を小
型化できる。

他方、前記ＦＥＴ　　Ｑｌ及びＱｌのスイッチングによ
り、Ｑｌ及びＱｌには夫々第３図にＩｎ及びＩＴ２で示
す如き波形の電流が流れる。これらの電流１ｒ＋及びＩ
Ｔ２は夫々トランス２１１及び２１２の２次側より取り
出されて整流回路２３＋及び２３２を夫々別々に通して
加算合成され、共用のチョークコイルＬｎに、第３図に
ＩＬＩで示す如き波高値１ｏの直流電流として流れた後
、出力端子２７を介して負′ｖＪ（図示せず）に供給さ
れる。

また、Ｑｌ、Ｑｌに流れる電流ＩＴ１．ＩＴ２は、その
後共用のチョークコイルＬｎに連続して流れるため、必
ずバランスする。従って出力電流検出用のカレントトラ
ンス０丁及び過電流保護回路３１は１つで済み、調整が
簡単になる。なお、第３図中のｌ０ＣＡは過電流保護回
路３１で過電流として検出する値を示す。

なお、本発明は上記の実施例に限定されるものではなく
、コンバータを３つ以上並列に設ける構成でもよく、ま
た過電流保護回路３１及びカレントトランスＣＴは必ず
しも必要ではない。また、スイッチングトランジスタは
スイッチングスピードの点からＦＥＴが望ましいが、原
理的にはバイポーラトランジスタでもよいことは勿論で
ある。

〔発明の効果〕

上述の如く、本発明によれば、スイッチングトランジス
タの各電流がバランスし、各コンバータのストレスもバ
ランスするので、？ｕ敗のコンバータに平均的に負担が
かかり、信頼性を向上することができ、またチョークコ
イルに印加される電圧の周波数が従来装置よりも高くな
るため、チョークコイルを小型化でき、また整流回路の
出力電圧が従来の半分以下にできるので、整流用ダイオ
ードとして順方向降下電圧の低いダイオードが使用でき
、このことから効率の向上を図ることができると共に、
装置を小型化できる。また、スイッチングトランジスタ
に流れる電流がバランスするので過電流保護回路及びカ
レントトランスが１つで済み、調整が従来にくらべて簡
単になり、しかも整流回路内のフライホイールダイオー
ドが共用化できること、平滑回路が単一であることなど
から部品点数を従来にくらべて大幅に低減することがで
きる等の数々の特長を有するものである。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、第２図は本発明の一実施例の回路系統図、第３図は第２
図の動作説明用信号波形図、第４図は従来装置の８例の
回路図、第５図は従来装置の更に他の例の回路系統図、第６図は
第５図の動作説明用信号波形図である。図において、２１１〜２１ｔ＋はトランス、２２１〜２２ｎはスイッチングトランジスタ、２３１〜
２３ｎは整流回路、２４１〜２４ｎはコンバータ、２５はスイッチングパルス発生回路、２６は平滑回路、［１１はチョークコイル、Ｃｏは平滑用コンデンサ、ＣＴはカレントトランス、Ｑｌ　、Ｑｌはスイッチング用ＭＯ８型電界効果トラン
ジスタ（ＦＥＴ）を示す。、、、し・″ 箒２図／）動昨勿耳咋ｉｎ影司

Claims

【特許請求の範囲】各々トランス（２１＿１〜２１＿ｎ）の１次巻線に供給
された同一の入力直流信号を、各々のスイッチングトラ
ンジスタ（２２＿１〜２２＿ｎ）をスイッチング制御す
ることにより該トランス（２１＿１〜２１＿ｎ）の２次
側にパルスとして夫々取り出し、該パルスを各々の整流
回路（２３＿１〜２３＿ｎ）で整流して出力するｎ個（
ただし、ｎは２以上の整数）のコンバータ（２４＿１〜
２４＿ｎ）と、該ｎ個のコンバータ（２４＿１〜２４＿
ｎ）内のスイッチングトランジスタ（２２＿１〜２２＿
ｎ）を時分割的にスイッチング制御するためのｎ相のス
イッチングパルスを、出力直流電圧が所定値となるよう
なパルス幅で発生するスイッチングパルス発生回路（２
５）と、該ｎ個のコンバータ（２４＿１〜２４＿ｎ）内の各々の
整流回路（２３＿１〜２３＿ｎ）の出力信号を夫々供給
されて平滑し、所定の直流電源電圧を出力する単一の平
滑回路（２６）とよりなることを特徴とするスイッチン
グ電源装置。