JPH01234942A - マイクロプログラム制御装置 - Google Patents
マイクロプログラム制御装置Info
- Publication number
- JPH01234942A JPH01234942A JP63062784A JP6278488A JPH01234942A JP H01234942 A JPH01234942 A JP H01234942A JP 63062784 A JP63062784 A JP 63062784A JP 6278488 A JP6278488 A JP 6278488A JP H01234942 A JPH01234942 A JP H01234942A
- Authority
- JP
- Japan
- Prior art keywords
- microinstruction
- sequence
- value
- microinstructions
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001186 cumulative effect Effects 0.000 claims description 7
- 230000005856 abnormality Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 229910000769 shakudō Inorganic materials 0.000 description 1
Landscapes
- Detection And Correction Of Errors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
反拡圀ヱ
本発明はマイクロプログラム制御装置に関し、特にマイ
クロプログラムの正当性を検査するチエツク機能を有す
るマイクロプログラム制御装置に関する。
クロプログラムの正当性を検査するチエツク機能を有す
るマイクロプログラム制御装置に関する。
疋米盈韮
従来、この種のマイクロプログラム制御装置には、故障
等による動作の誤りチエツク機能として、マイクロ命令
語に誤り検出符号を付加して制御記憶から読出されたマ
イクロ命令語のビット誤りを検出する機能が付加されて
いる。
等による動作の誤りチエツク機能として、マイクロ命令
語に誤り検出符号を付加して制御記憶から読出されたマ
イクロ命令語のビット誤りを検出する機能が付加されて
いる。
しかしながら、現在実行中のマイクロプログラムのシー
ケンスが正しいか否かを判定する手段が設けられていな
いために、誤ったアドレスに分岐する等の実行順序の誤
りが発生してもその検出ができないという欠点がある。
ケンスが正しいか否かを判定する手段が設けられていな
いために、誤ったアドレスに分岐する等の実行順序の誤
りが発生してもその検出ができないという欠点がある。
九呪ム旦患
本発明の目的は、マイクロ命令のシーケンスの実行順序
の異常を検出することができるマイクロプログラム制御
装置を提供することである。
の異常を検出することができるマイクロプログラム制御
装置を提供することである。
１肌立璽蕪
本発明によれば、一連のマイクロ命令語シーケンスを実
行制御するマイクロプログラム制御装置であって、実行
されたマイクロ命令語の各アドレスを累積加算する加算
手段と、前記マイクロ命令語中の分岐先アドレスフィー
ルドの内容と前記加算手段の累積加算値とを比較する比
較手段を含み、前記マイクロ命令語シーケンスの最終ス
テップにおいて、マイクロ命令語の分岐先アドレスフィ
ールドに予め格納されている値と前記累積加算値との比
較結果により、マイクロ命令語シーケンスの実行順序の
正当性を検査するようにしたことを特徴とするマイクロ
プログラム制御装置が得られる。
行制御するマイクロプログラム制御装置であって、実行
されたマイクロ命令語の各アドレスを累積加算する加算
手段と、前記マイクロ命令語中の分岐先アドレスフィー
ルドの内容と前記加算手段の累積加算値とを比較する比
較手段を含み、前記マイクロ命令語シーケンスの最終ス
テップにおいて、マイクロ命令語の分岐先アドレスフィ
ールドに予め格納されている値と前記累積加算値との比
較結果により、マイクロ命令語シーケンスの実行順序の
正当性を検査するようにしたことを特徴とするマイクロ
プログラム制御装置が得られる。
尺土贋
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例をブロック図化したものであ
り、マイクロ命令語を制御記憶１０、制御記憶１０から
読出されたマイクロ命令語を保持するマイクロ命令レジ
スタ１１、制御記憶１０の読出し用アドレスを選択する
アドレスセレクタ１２、アドレスセレクタ１２あるいは
加算器１２の出力のうち一方を選択するセレクタ１３、
セレクタ１３によって選択されたアドレス情報を保持す
るレジスタ１４、レジスタ１４に保持されているアドレ
ス累積加算結果にさらに次に実行されるマイクロ命令語
のアドレスを加算する加算器１５、レジスタ１４に保持
されているアドレス累積加算結果とマイクロ命令語１１
に保持されているマイクロ命令語の分岐先アドレスフィ
ールドの値とを比較するための比較器とから構成されて
いる。
り、マイクロ命令語を制御記憶１０、制御記憶１０から
読出されたマイクロ命令語を保持するマイクロ命令レジ
スタ１１、制御記憶１０の読出し用アドレスを選択する
アドレスセレクタ１２、アドレスセレクタ１２あるいは
加算器１２の出力のうち一方を選択するセレクタ１３、
セレクタ１３によって選択されたアドレス情報を保持す
るレジスタ１４、レジスタ１４に保持されているアドレ
ス累積加算結果にさらに次に実行されるマイクロ命令語
のアドレスを加算する加算器１５、レジスタ１４に保持
されているアドレス累積加算結果とマイクロ命令語１１
に保持されているマイクロ命令語の分岐先アドレスフィ
ールドの値とを比較するための比較器とから構成されて
いる。
第２図は本実施例のマイクロ命令語の形式を示し、次に
実行されるマイクロ命令語のアドレスを示す分岐先アド
レスフィールドおよびその他の制御フィールドの２種類
のフィールドに大別される。
実行されるマイクロ命令語のアドレスを示す分岐先アド
レスフィールドおよびその他の制御フィールドの２種類
のフィールドに大別される。
分岐先アドレスフィールドには通常分岐先アドレスが格
納されているが、マイクロ命令シーケンスの終了ステッ
プにはマイクロ命令シーケンスのたどるアドレスの合計
値が格納される。
納されているが、マイクロ命令シーケンスの終了ステッ
プにはマイクロ命令シーケンスのたどるアドレスの合計
値が格納される。
第３図はマイクロ命令シーケンスの一例を示し、この図
によって本マイクロプログラム制御装置の動作を説明す
る。マイクロ命令シーケンスの起動は外部から起動アド
レス３０が供給されると、セレクタ１２でこれを選択し
、マイクロ命令レジスタ１１に第１ステツプ目のマイク
ロ命令語が読出されることで行われる。以降の動作はマ
イクロ命令語内の分岐先アドレスをセレクタ１２がマイ
クロ命令レジスタ１１から選択することによって、最終
のステップまでシーケンス動作が続く。
によって本マイクロプログラム制御装置の動作を説明す
る。マイクロ命令シーケンスの起動は外部から起動アド
レス３０が供給されると、セレクタ１２でこれを選択し
、マイクロ命令レジスタ１１に第１ステツプ目のマイク
ロ命令語が読出されることで行われる。以降の動作はマ
イクロ命令語内の分岐先アドレスをセレクタ１２がマイ
クロ命令レジスタ１１から選択することによって、最終
のステップまでシーケンス動作が続く。
この一連の動作の間、セレクタ１３、レジスタ１４、加
算器１５からなるアドレス累積加算回路は、先ず起動ア
ドレスをセレクタ１３がセレクタ１２の出力を選択して
レジスタ１４にセットし、その後はセレクタ１３が加算
器１５を選択し続けることによってレジスタ１４に実行
されたマイクロ命令語のアドレスが順次加算されていく
。
算器１５からなるアドレス累積加算回路は、先ず起動ア
ドレスをセレクタ１３がセレクタ１２の出力を選択して
レジスタ１４にセットし、その後はセレクタ１３が加算
器１５を選択し続けることによってレジスタ１４に実行
されたマイクロ命令語のアドレスが順次加算されていく
。
マイクロ命令の一連のシーケンスが最終ステップに達す
ると、マイクロ命令レジスタ１１に読出されているマイ
クロ命令語の分岐先アドレスフィールドには、分岐先ア
ドレスではなく今まで実行してきたはずのマイクロ命令
シーケンスのアドレスの累積加算値が格納されており、
これを比較器１６でレジスタ１４の値と比較する。マイ
クロ命令の実行順序が正しければ両者は一致し誤りは発
生しなかったことになる。
ると、マイクロ命令レジスタ１１に読出されているマイ
クロ命令語の分岐先アドレスフィールドには、分岐先ア
ドレスではなく今まで実行してきたはずのマイクロ命令
シーケンスのアドレスの累積加算値が格納されており、
これを比較器１６でレジスタ１４の値と比較する。マイ
クロ命令の実行順序が正しければ両者は一致し誤りは発
生しなかったことになる。
第３図では、マイクロ命令シーケンスはアドレス−２で
起動され、以降２→５→６→７→４→１０→１１の順に
実行されアドレス＝１１で停止する。停止したときレジ
スタ１４には、２＋５−！−６＋７＋４＋１０＋１１＝
４３が保持されており、このときのアドレス＝１１のマ
イクロ命令語の分岐先アドレスフィールドの値４３と比
較されるが、この例では一致しているので、マイクロ命
令シーケンスは正しかったと判断される。
起動され、以降２→５→６→７→４→１０→１１の順に
実行されアドレス＝１１で停止する。停止したときレジ
スタ１４には、２＋５−！−６＋７＋４＋１０＋１１＝
４３が保持されており、このときのアドレス＝１１のマ
イクロ命令語の分岐先アドレスフィールドの値４３と比
較されるが、この例では一致しているので、マイクロ命
令シーケンスは正しかったと判断される。
ところが、例えばアドレス＝５のマイクロ命令がマイク
ロ１０グラム制御装置の故障等により実行されずに飛ば
されたとすると、マイクロ命令シーケンスの終了時、レ
ジスタ１４に保持されている値は３８となり比較回路１
６で不一致が検出され故障が発生したことがわかる。
ロ１０グラム制御装置の故障等により実行されずに飛ば
されたとすると、マイクロ命令シーケンスの終了時、レ
ジスタ１４に保持されている値は３８となり比較回路１
６で不一致が検出され故障が発生したことがわかる。
発明の詳細
な説明したように、本発明のマイクロプログラム制御装
置によれば、一連のマイクロ命令シーケンスで実行され
たマイクロ命令のアドレスを累積加算した値と最終ステ
ップのマイクロ命令語の分岐先アドレスフィールドに入
れておいな正解値と比較することにより、マイクロ命令
語に専用のチエツクのためのフィールドを追加すること
なく、マイクロ命令シーケンスの実行順序の異常を検出
できるという効果がある。
置によれば、一連のマイクロ命令シーケンスで実行され
たマイクロ命令のアドレスを累積加算した値と最終ステ
ップのマイクロ命令語の分岐先アドレスフィールドに入
れておいな正解値と比較することにより、マイクロ命令
語に専用のチエツクのためのフィールドを追加すること
なく、マイクロ命令シーケンスの実行順序の異常を検出
できるという効果がある。
第１図は本発明の実施例のブロック図、第２図はマイク
ロ命令語の形式を示す図、第３図はマイクロ命令シーケ
ンスの一例を示す図である。 主要部分の符号の説明 １０・・・・・・制御記憶 １１・・・・・・マイクロ命令レジスタ１２・・・・・
・アドレスセレクタ １５・・・・・・加算器 １６・・・・・・比教器
ロ命令語の形式を示す図、第３図はマイクロ命令シーケ
ンスの一例を示す図である。 主要部分の符号の説明 １０・・・・・・制御記憶 １１・・・・・・マイクロ命令レジスタ１２・・・・・
・アドレスセレクタ １５・・・・・・加算器 １６・・・・・・比教器
Claims (1)
- （１）一連のマイクロ命令語シーケンスを実行制御する
マイクロプログラム制御装置であつて、実行されたマイ
クロ命令語の各アドレスを累積加算する加算手段と、前
記マイクロ命令語中の分岐先アドレスフィールドの内容
と前記加算手段の累積加算値とを比較する比較手段とを
含み、前記マイクロ命令語シーケンスの最終ステップに
おいて、マイクロ命令語の分岐先アドレスフィールドに
予め格納されている値と前記累積加算値との比較結果に
より、マイクロ命令語シーケンスの実行順序の正当性を
検査するようにしたことを特徴とするマイクロプログラ
ム制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63062784A JPH01234942A (ja) | 1988-03-16 | 1988-03-16 | マイクロプログラム制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63062784A JPH01234942A (ja) | 1988-03-16 | 1988-03-16 | マイクロプログラム制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01234942A true JPH01234942A (ja) | 1989-09-20 |
Family
ID=13210323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63062784A Pending JPH01234942A (ja) | 1988-03-16 | 1988-03-16 | マイクロプログラム制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01234942A (ja) |
-
1988
- 1988-03-16 JP JP63062784A patent/JPH01234942A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR840006091A (ko) | 마이크로 프로그램 제어장치의 에러로부터 회복하는 방법 | |
| US4924465A (en) | Memory with function test of error detection/correction device | |
| EP0833249B1 (en) | Semiconductor integrated circuit with error detecting circuit | |
| KR830002883B1 (ko) | 마이크로 프로그램 제어장치 | |
| JPH01162300A (ja) | Ｒｏｍチェック回路試験方式 | |
| JP2818659B2 (ja) | 誤り訂正方式 | |
| JPS6261974B2 (ja) | ||
| JPH04339399A (ja) | メモリテスタの救済アドレス解析回路 | |
| JPH03266154A (ja) | 情報処理装置 | |
| JPH0375851A (ja) | 情報処理装置 | |
| JPS5883397A (ja) | メモリ内容チエツク制御方式 | |
| JPS6142304B2 (ja) | ||
| JPS6340939A (ja) | 制御記憶のエラ−修正制御方式 | |
| JPS63188239A (ja) | マイクロプログラム制御装置 | |
| JPS6115460B2 (ja) | ||
| JPH04338847A (ja) | アドレス変換バッファ診断装置 | |
| JPH04309141A (ja) | アドレストレーサ | |
| JPS6142050A (ja) | 読出し専用メモリのチエツク回路 | |
| JPS6072036A (ja) | 制御記憶装置のエラ−検出方式 | |
| JPH0194447A (ja) | 診断回路 | |
| JPS58215799A (ja) | 制御記憶検証方式 | |
| JPH0240727A (ja) | 誤り検出・訂正装置 | |
| JPH04344945A (ja) | データ処理装置 | |
| JPH0962525A (ja) | プログラム暴走検出装置および暴走検出方法 | |
| JPH0512004A (ja) | 命令実行方式 |