JPH01234962A - バス制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 玖皿欠盟 本発明はバス制御方式に関し、特に特定ユニットに対す
る情報の伝達を主記憶装置を介して行うようにした情報
処理システムにおけるバス制御方式に関するものである
。

従来技術 従来のかかるバス制御方式においては、予め複数のバス
サイクルで伝達すべき情報を主記憶装置に格納し、次の
別のバスサイクルで特定のユニットに対して主記憶装置
上に伝達すべき情報が存在する旨を通知するようになっ
ている。

この様な従来の方式では、主記憶装置を介して情報の伝
達を行うために２回以上のバスサイクルを必要とするた
めに、バスの効率が低下してしまうという問題がある。

主記憶装置を介さずにユニット間同士で情報伝達を行う
方法もあるが、この場合には伝達情報を格納するための
専用のハードウェアが別に必要となる。専用のハードウ
ェアを用意せずに、通常の主記憶とのアクセスに使用す
るためのバードウエフを共用する方法もあるが、この場
合も、ハードウェアが主記憶装置とのアクセスのために
使用されようとしているか、または使用直後で処理中で
ある可能性があり、要求が受°付けられない場合が生じ
るという欠点がある。

及曹しとｌ的 そこで、本発明は従来のもののこの様な欠点を解決すべ
くなされたものであって、その目的とするところは、情
報伝達のためのバス利用回数を減少させ、また時間的に
も効率的に情報伝達が可能なバス制御方式を提供するこ
とにある。

九肌血亙蔦 本発明によれば、主記憶装置及び複数のユニットが互い
にバス接続され、１のユニットから他のユニットに対す
る情報の伝達を前記主記憶装置を介して行う情報処理シ
ステムにおけるバス制御方式であって、前記他のユニッ
トに対して伝達すべき情報をバス経由で前記主記憶装置
に格納するバスサイクルと同一のバスサイクルで、前記
他のユニットに対して伝達すべき情報を前記主記憶装置
に格納したことを通知するようにしたことを特徴とする
バス制御方式が得られる。

Ｘ里贋 以下、本発明について図面を用いて説明する。

先ず第２図を参照すると、本発明の実施例が適用される
バスシステムのブロック図が示されている６図において
、主記憶装置４と、複数のユニット５〜７とが互いにア
ドレスバス１、データバス２及びコマンドバス３を介し
て接続されている。

ユニット５〜７は主記憶装置４に対してアクセス可能で
あると共に、ユニット相互間の通信も可能である。

第１図はこれ等ユニット５〜７の内部におけるバスイン
タフェース回路の１部具体例であり、全てのユニットに
ついて同一構成とする。

アドレス送信レジスタ１１はバッファ１２を介してアド
レスバス１と接続されており、データ送受信レジスタ１
３．１５はバッファ１４．１６を介して夫々データバス
２に接続されている。コマンド送受信レジスタ１７．１
９はバッファ１８゜２０を介して夫々コマンドバス３に
接続されており、コマンド受信レジスタ１９の出力はコ
マンド判定回路２１へ入力されて、受信コマンドが当該
ユニットに関するものであるかどうか判定される。

第３図は本発明の実施例で使用されコマンド信号バス上
に入出力されるコマンドコードの例を示している。

かかる構成において、以下ユニット５を主体とした場合
の動作について説明する。先ず、ユニット５が主記憶装
置４に対してのみアクセスをなす場合について説明する
。

この場合、ユニット５は予めアドレス送信レジスタ１１
にアドレスをセットし、またコマンド送信レジスタ１７
に、第３図に示すように、主記憶装置に対してのみアク
セスするためにコマンドコード“００”または“０１”
をセットしておく。

ユニット５はバスの使用権を獲得すると、アドレス送信
バッファ１２、コマンド送信バッファ１８を介してアド
レスバス１、コマンドバス３に予めセットしたアドレス
、コマンドコートを夫々送信することにより、主記憶装
置４にアクセスする。

このとき、ユニット６、ユニット７はバス上のコマンド
コードを夫々のコマンド受信バッファ２０を介してコマ
ンド受信レジスタ１９に格納する。

コマンド受信レジスタ１９の出力はコマンド判定回路２
１に送信されてコマンド判定がなされる。

この場合、受信したコマンドコードは“００″または“
０１”なので、ユニット一致信号は出力されない。

次に、ユニット５が主記憶装置４にアクセスするととも
に、ユニット６に対して通知する場合を考える。ユニッ
ト５はこの場合もまた、前回と同様にして、予めアドレ
ス送信レジスタ１１にアドレスを、コマンド送信レジス
タ１７にコマンドコードを夫々セットする。ただし、こ
の場合セットするコマンドコードは第３図に示すように
“１０”である。

さらにこの場合、データ送信レジスタ１３にデータをセ
ットする。このときにセットされるデータは、コマンド
コード“１０”の場合には、主記憶装置４に書込まれる
データであるとともに、どのユニットに対する通知であ
るかを区別するための情報を含んだデータである。すな
わち、ユニット５がユニット６に対して送信するために
、主記憶装置４の一定領域に書込んだデータのうち一部
をどのユニットに対する情報であるかを区別するための
情報として使用する。

このユニット個別判定用の情報として使用するデータ量
は、データバス幅すべてを使用しなくてもユニットの区
別がつくためのビット幅があれば十分である。ユニット
５はバスの使用権を獲得すると、アドレス送信バッファ
１２、コマンド送信バッファ１８、データ送信バッファ
１４を介して、アドレスバス１、コマンド信号バス３、
データバス２に夫々予めセットしたアドレス、コマンド
コード、データを出力することにより、主記憶装置に対
しアクセスする。

また、このときユニーｙ　）　６　、ユニット７内では
コマンド受信バッファ２０を介してバス上のコマンドコ
ードをコマンド受信レジスタ１９に格納し、その出力を
コマンド判定回路２１に送信する。

コマンド判１］１１２１において、コマンドコードが“
１０”であることを認識すると、データ受信バッファ１
６を介してバス上のデータをデータ受信レジスタ１５に
格納する。データ受信レジスタ１５の出力の一部はユニ
ット個別判定信号としてコマンド判定回路２１に送信さ
れる。この場合、ユニット６に対する通知であるので、
ユニット個別判定信号はユニット６を示しており、ユニ
ット６内のコマンド判定回路２１で認識されて、ユニッ
ト一致信号を出力する。また、ユニット７内においては
、ユニット個別判定信号はユニット７を示していないた
めに、ユニット一致信号を出力しない。

ユニット６はユニット一致信号の出力に応答して、新た
なバスサイクルを起動して主記憶装置に書込まれている
ユニット５からの情報を読出すことによって、ユニット
５，６間の情報の伝達が行われる。

本実施例においては、ユニットを判別するための手段と
して、主記憶に書込むデータの一部を使用しているが、
当業者であれば容易に推察できるように、各ユニット別
にコマンドコードを定めておきコマンドコートの受信の
みで当該ユニットであるかどうかを判定する方式にして
もよい。

北曹Ｖ辷汲釆 以上説明したように、本発明によれば、ユニットに対す
る通知と主記憶装置に対するアクセスとを共用すること
により送信元ユニットがバスを利用する回数を減少させ
、また時間的にも効率的に情報伝達ができるという効果
がある。

【図面の簡単な説明】 第１図は本発明が適用されるシステムブロック図、第２
図は本発明の実施例のユニットの内部の回路図、第３図
はコマンドコードの例を示す図である。 主要部分の符号の説明 １・・・・・・アドレスバス ２・・・・・・データバス ３・・・・・・コマンドバス ４・・・・・・主記憶装置 ５〜７・・・・・・ユニット ２１・・・・・・コマンド判定回路

Claims (1)

【特許請求の範囲】
1. （１）主記憶装置及び複数のユニットが互いにバス接続
   され、１のユニットから他のユニットに対する情報の伝
   達を前記主記憶装置を介して行う情報処理システムにお
   けるバス制御方式であって、前記他のユニットに対して
   伝達すべき情報をバス経由で前記主記憶装置に格納する
   バスサイクルと同一のバスサイクルで、前記他のユニッ
   トに対して伝達すべき情報を前記主記憶装置に格納した
   ことを通知するようにしたことを特徴とするバス制御方
   式。