JPH01235432A - 位相変換回路 - Google Patents
位相変換回路Info
- Publication number
- JPH01235432A JPH01235432A JP63062605A JP6260588A JPH01235432A JP H01235432 A JPH01235432 A JP H01235432A JP 63062605 A JP63062605 A JP 63062605A JP 6260588 A JP6260588 A JP 6260588A JP H01235432 A JPH01235432 A JP H01235432A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- data
- clock
- pulse
- phase comparison
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 22
- 230000001360 synchronised effect Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 230000032683 aging Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野〕
本発明は、データを入力して、このデータを所定の位相
クロックが発生する時刻に各周期が始まるデータに変換
する位相変換回路に関する。
クロックが発生する時刻に各周期が始まるデータに変換
する位相変換回路に関する。
従来、この稀の位相変換回路は、データとこのデータの
各周期が始まる時刻に出力されるパルスである位相クロ
ックとクロックを入力し、このデータに同期した２相の
位相比較パルスを発生して、この位相比較パルスとウィ
ンド（ｗ＋Ｎｏｏｗ）パルスとの重なりを検出し、入力
されたデータをそのジッタを吸収して所定の位相クロッ
クが発生する時刻に各周期が始まるデータに変換する位
相変換を行なっていた。
各周期が始まる時刻に出力されるパルスである位相クロ
ックとクロックを入力し、このデータに同期した２相の
位相比較パルスを発生して、この位相比較パルスとウィ
ンド（ｗ＋Ｎｏｏｗ）パルスとの重なりを検出し、入力
されたデータをそのジッタを吸収して所定の位相クロッ
クが発生する時刻に各周期が始まるデータに変換する位
相変換を行なっていた。
第４図は従来例の位相変換回路を示すブロック図、第５
図は、所定の位相クロックＥの発生時刻が位相比較パル
スＰ１の発生時刻に近いときの従来例の動作を示すタイ
ムチャートである。
図は、所定の位相クロックＥの発生時刻が位相比較パル
スＰ１の発生時刻に近いときの従来例の動作を示すタイ
ムチャートである。
データＡの位相は、温度変化や経年変化などに起因する
ジッタにより正規の位相から変動する。
ジッタにより正規の位相から変動する。
ウィンドパルスＤは、所定の位相クロックＥの発生時刻
に発生し、データＡのジッタによる位相の変動幅に対応
するパルス幅を持ったパルスである。ウィンドコンパレ
ータと位相弁別器とを有するウィンドパルス発生器（不
図示）が、所定の位相クロックＥを入力して、ウィンド
パルスＤを発生する。
に発生し、データＡのジッタによる位相の変動幅に対応
するパルス幅を持ったパルスである。ウィンドコンパレ
ータと位相弁別器とを有するウィンドパルス発生器（不
図示）が、所定の位相クロックＥを入力して、ウィンド
パルスＤを発生する。
クロックＣかカウンタ１に入力され、クロックＣを分周
した分周パルスＱＩＮＱｎかカウンタ１から出力される
。データＡの位相クロックＢと分周パルスＱ Ｉ−Ｑ
ｎを入力した位相比較パルス発生回路７からデータＡに
同期した２相の位相比較パルスｐ、、ｐ、か出力される
。位相比較パルスｐｔ 、Ｐ２は約１８０度の位相差を
持たせておく。
した分周パルスＱＩＮＱｎかカウンタ１から出力される
。データＡの位相クロックＢと分周パルスＱ Ｉ−Ｑ
ｎを入力した位相比較パルス発生回路７からデータＡに
同期した２相の位相比較パルスｐ、、ｐ、か出力される
。位相比較パルスｐｔ 、Ｐ２は約１８０度の位相差を
持たせておく。
位相比較回路８では、ウィンドパルスＤと位相比較パル
スｐ、、Ｐ、とをデータＡの各周期毎に比較し、位相比
較パルスｐ、 、ｐ、とウィン［・パルスＤとの重なり
を検出して、位相比較パルスＰｌとウィンドパルスＤが
市なっているのて（第５図）、位相比較パルスＰ２を選
択クロックＲとして選択する。逆に位相比較パルスＰ２
とウィンドパルスＤが市なっているときには、位相比較
パルスＰｌが選択クロックＲとして選択される。データ
Ａを選択クロックＲでフリップフロップ９にラッチした
データＵか所定の位相クロックＥでフリップフロップ１
０にラッチされ、所定の位相クロックＥが発生する時刻
に各周期が始まるデータＦが得られる。
スｐ、、Ｐ、とをデータＡの各周期毎に比較し、位相比
較パルスｐ、 、ｐ、とウィン［・パルスＤとの重なり
を検出して、位相比較パルスＰｌとウィンドパルスＤが
市なっているのて（第５図）、位相比較パルスＰ２を選
択クロックＲとして選択する。逆に位相比較パルスＰ２
とウィンドパルスＤが市なっているときには、位相比較
パルスＰｌが選択クロックＲとして選択される。データ
Ａを選択クロックＲでフリップフロップ９にラッチした
データＵか所定の位相クロックＥでフリップフロップ１
０にラッチされ、所定の位相クロックＥが発生する時刻
に各周期が始まるデータＦが得られる。
第６図は、データＡのビットレートが２倍になり、所定
の位相クロックＥの発生時刻が位相比較パルスｐ、 、
ｐ２両方の発生時刻に近いときの第４図の従来例の動作
を示すタイムチャートである。
の位相クロックＥの発生時刻が位相比較パルスｐ、 、
ｐ２両方の発生時刻に近いときの第４図の従来例の動作
を示すタイムチャートである。
データＡのビットレートに一様でない変動が生じ、デー
タＡの各周期の萌半においてビットレートが２倍のデー
タＡが伝送され、データＡの各周期の後半においてデー
タＡが発生しない場合（第６図）、データＡが伝送され
ている期間（３６０度の位相差）に対して １８０度の
位相差を持たせた２相の位相比較パルスＰ、、Ｐ２は、
その位相差が、位相クロックＥの周期に対しては９０度
となる。
タＡの各周期の萌半においてビットレートが２倍のデー
タＡが伝送され、データＡの各周期の後半においてデー
タＡが発生しない場合（第６図）、データＡが伝送され
ている期間（３６０度の位相差）に対して １８０度の
位相差を持たせた２相の位相比較パルスＰ、、Ｐ２は、
その位相差が、位相クロックＥの周期に対しては９０度
となる。
第６図の場合、位相比較回路８でウィンドパルスＤと２
相の位相比較パルスｐ、、ｐ、とをデータＡの各周期毎
に比較すると、データＡの各周期においてウィンドパル
スＤが位相比較パルスｐ、、ｐ、のいずれとも重なって
しまい、データＡをフリップフロップ９でラッチするた
めの選択クロックを選択することかできない。したかつ
て、データＡを所定の位相クロックＥが発生する時刻に
各周期か始まるデータに位相変換することができない。
相の位相比較パルスｐ、、ｐ、とをデータＡの各周期毎
に比較すると、データＡの各周期においてウィンドパル
スＤが位相比較パルスｐ、、ｐ、のいずれとも重なって
しまい、データＡをフリップフロップ９でラッチするた
めの選択クロックを選択することかできない。したかつ
て、データＡを所定の位相クロックＥが発生する時刻に
各周期か始まるデータに位相変換することができない。
第７図は位相変換回路の他の従来例を示すブロック図で
ある。
ある。
第４図の従来例で述べたようにデータＡのビットレート
が変化して位相比較回路８が選択クロックＲを発生でき
なくなる場合に対応しようとすると、第７図の位相変換
回路が必要となる。
が変化して位相比較回路８が選択クロックＲを発生でき
なくなる場合に対応しようとすると、第７図の位相変換
回路が必要となる。
第７図の位相変換回路は、第４図の位相変換回路と同様
に、カウンタ１と位相比較回路８とフリップフロップ９
，１０とを有し、カウンタ１から出力される分周パルス
ＱＩＮＱｎとデータＡの位相クロックＢを入力して、３
相以上の多相の位相比較パルスφ、〜φ１を発生し位相
比較パルス選択回路ＩＩに出力する位相比較パルス発生
回路１２と、位相比較パルスφ１〜φ、と位相クロック
Ｅとビットレート制御信号Ｓ、〜Ｓ１を入力して、位相
比較パルスφ１〜φ、の中から位相クロック゛Ｅの周期
に対して １８０度程度の位相差のある２相の位相比較
パルスｐ、、ｐ２を選んで位相比較回路８に出力する位
相比較パルス選択回路ＩＩを備えている。
に、カウンタ１と位相比較回路８とフリップフロップ９
，１０とを有し、カウンタ１から出力される分周パルス
ＱＩＮＱｎとデータＡの位相クロックＢを入力して、３
相以上の多相の位相比較パルスφ、〜φ１を発生し位相
比較パルス選択回路ＩＩに出力する位相比較パルス発生
回路１２と、位相比較パルスφ１〜φ、と位相クロック
Ｅとビットレート制御信号Ｓ、〜Ｓ１を入力して、位相
比較パルスφ１〜φ、の中から位相クロック゛Ｅの周期
に対して １８０度程度の位相差のある２相の位相比較
パルスｐ、、ｐ２を選んで位相比較回路８に出力する位
相比較パルス選択回路ＩＩを備えている。
第７図の位相変換回路は、位相比較パルス選択回路１１
から、位相クロックＥの周期に対して １８０度程度の
位相差のある２相の位相比較パルスｐ、、ｐ、を出力す
るので、第５図の場合と同様に位相比較回路８が選択ク
ロックＲを選択できる。
から、位相クロックＥの周期に対して １８０度程度の
位相差のある２相の位相比較パルスｐ、、ｐ、を出力す
るので、第５図の場合と同様に位相比較回路８が選択ク
ロックＲを選択できる。
しかし、第７図の位相変換回路は、位相比較パルス選択
回路１１を備え、この回路にビットレート制御信号Ｓ、
〜Ｓ１を入力する必要があり、複雑な回路である。
回路１１を備え、この回路にビットレート制御信号Ｓ、
〜Ｓ１を入力する必要があり、複雑な回路である。
（発明が解決しようとする課題）
上述した従来の位相変換回路においては、位相比較パル
ス選択回路を設けない第４図の回路の場合、入力するデ
ータのビットレートが一定ならば、このデータを所定の
位相クロックが発生する時刻に各周期が始まるデータに
変換することができるか、ビットレートか著しく変化す
ると、選択クロックが決まらず、所定の位相クロックが
発生する時刻に各周期か始まるデータに変換することが
できないという欠点かある。また、ビットレートの変化
に対応できる第７図の回路の場合、位相比較パルス選択
回路に入力する制御信号をビットレートにより変化させ
て、所定の位相クロックの周期に対して１８０度程度の
位相差のある位相比較パルスを位相比較パルス選択回路
から出力して位相変換を行なっており、位相比較パルス
選択回路を必要とする複雑な回路構成になるという欠点
がある。
ス選択回路を設けない第４図の回路の場合、入力するデ
ータのビットレートが一定ならば、このデータを所定の
位相クロックが発生する時刻に各周期が始まるデータに
変換することができるか、ビットレートか著しく変化す
ると、選択クロックが決まらず、所定の位相クロックが
発生する時刻に各周期か始まるデータに変換することが
できないという欠点かある。また、ビットレートの変化
に対応できる第７図の回路の場合、位相比較パルス選択
回路に入力する制御信号をビットレートにより変化させ
て、所定の位相クロックの周期に対して１８０度程度の
位相差のある位相比較パルスを位相比較パルス選択回路
から出力して位相変換を行なっており、位相比較パルス
選択回路を必要とする複雑な回路構成になるという欠点
がある。
（課題を解決するための手段〕
本発明の位相変換回路は、
データとこのデータの各周期が始まる時刻に出力される
パルスである位相クロックとクロックを入力して、前記
データを所定の位相クロックが発生する時刻に各周期が
始まるデータに変換する位相変換回路であって、 前記クロックを入力して、このクロックを分周し、分周
パルスを発生するカウンタと、前記データの位相クロッ
クを入力し、前記カウンタから分周パルスを入力して、
前記データに同期した２相以上の位相比較パルスを発生
する位相比較パルス発生回路と、 前記所定の位相クロックと前記データの位相クロックを
入力して、前記所定の位相クロックの発生時刻に発生し
、前記データのジッタによる位相変動幅に対応するパル
ス幅を持ったパルスであるウィンドパルスと、前記位相
比較パルスとを前記データの各周期毎に比較し、いずれ
か１つまたは複数の位相比較パルスが前記ウィンドパル
スと重なっている場合に、このウィンドパルスと重なっ
ていない位相比較パルスのうちから１つを選択クロック
として選択する位相比較回路と、前記データを前記選択
クロックでラッチする第１のフリップフロップと、 前記選択クロックでラッチしたデータを前記所定の位相
クロックでラッチし、前記所定の位相クロックが発生す
る時刻に各周期が始まるデータを出力する第２のフリッ
プフロップとを有している。
パルスである位相クロックとクロックを入力して、前記
データを所定の位相クロックが発生する時刻に各周期が
始まるデータに変換する位相変換回路であって、 前記クロックを入力して、このクロックを分周し、分周
パルスを発生するカウンタと、前記データの位相クロッ
クを入力し、前記カウンタから分周パルスを入力して、
前記データに同期した２相以上の位相比較パルスを発生
する位相比較パルス発生回路と、 前記所定の位相クロックと前記データの位相クロックを
入力して、前記所定の位相クロックの発生時刻に発生し
、前記データのジッタによる位相変動幅に対応するパル
ス幅を持ったパルスであるウィンドパルスと、前記位相
比較パルスとを前記データの各周期毎に比較し、いずれ
か１つまたは複数の位相比較パルスが前記ウィンドパル
スと重なっている場合に、このウィンドパルスと重なっ
ていない位相比較パルスのうちから１つを選択クロック
として選択する位相比較回路と、前記データを前記選択
クロックでラッチする第１のフリップフロップと、 前記選択クロックでラッチしたデータを前記所定の位相
クロックでラッチし、前記所定の位相クロックが発生す
る時刻に各周期が始まるデータを出力する第２のフリッ
プフロップとを有している。
データの位相クロックと分周パルスを入力して２相以ト
の位相比較パルスを発生し、データの各周期毎に、いず
れか１つまたは複数の位相比較パルスかウィンドパルス
と重なっているときウィンドパルスと市なっていない位
相比較パルスのうちから１つを選択クロックとして選択
し、データを入力して選択クロックでラッチし、ラッチ
されたデータを所定の位相クロックでラッチして、所定
の位相クロックが発生する時刻に各周期が始まるデータ
を出力するので、データのビットレートが著しく変化し
たときにおいてもウィンドパルスと重ならない位相比較
パルスが２相以上の位相比較パルスを発生する位相比較
パルス発生回路から出力されて、選択クロックを決める
ことができ、その結果、ジッタのあるデータだけでなく
、ビットレートが著しく変化したデータに対しても、ビ
ットレート制御信号を用いる回路を必要としない簡単な
回路構成で、このデータを入力して所定の位相クロック
が発生する時刻に各周期が始まるデータに変換する位相
変換を行なうことができる。
の位相比較パルスを発生し、データの各周期毎に、いず
れか１つまたは複数の位相比較パルスかウィンドパルス
と重なっているときウィンドパルスと市なっていない位
相比較パルスのうちから１つを選択クロックとして選択
し、データを入力して選択クロックでラッチし、ラッチ
されたデータを所定の位相クロックでラッチして、所定
の位相クロックが発生する時刻に各周期が始まるデータ
を出力するので、データのビットレートが著しく変化し
たときにおいてもウィンドパルスと重ならない位相比較
パルスが２相以上の位相比較パルスを発生する位相比較
パルス発生回路から出力されて、選択クロックを決める
ことができ、その結果、ジッタのあるデータだけでなく
、ビットレートが著しく変化したデータに対しても、ビ
ットレート制御信号を用いる回路を必要としない簡単な
回路構成で、このデータを入力して所定の位相クロック
が発生する時刻に各周期が始まるデータに変換する位相
変換を行なうことができる。
（実施例）
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の位相変換回路の一実施例を示すブロッ
ク図、第２図、第３図は本実施例の動作を示すタイムチ
ャートである。
ク図、第２図、第３図は本実施例の動作を示すタイムチ
ャートである。
本実施例は、データＡとデータＡの各周期が始まる時刻
に出力されるパルスである位相クロックＢとクロックＣ
を入力して、データＡを所定の位相クロックＥが発生す
る時刻に各周期が始まるデータＦに変換する、カウンタ
１と位相比較パルス発生回路２と位相比較回路３とフリ
ップフロップ４．５とを有する回路である。
に出力されるパルスである位相クロックＢとクロックＣ
を入力して、データＡを所定の位相クロックＥが発生す
る時刻に各周期が始まるデータＦに変換する、カウンタ
１と位相比較パルス発生回路２と位相比較回路３とフリ
ップフロップ４．５とを有する回路である。
カウンタｌは、クロックＣを入力して、クロックＣを分
周し、分周パルスＱＩＮＱ５を発生する。位相比較パル
ス発生回路２は、データＡの位相クロックＢを入力し、
カウンタ１から分周パルスＱｌを入力して、データＡに
同期した４相（２相以上）の位相比較パルスφｌ〜φ４
を発生する。ウィンドパルスＤは、ウィンドパルス発生
器（不図示）が、所定の（ｑ相りロックＥを入力して位
相クロックＥの発生時刻に発生する、データＡのジッタ
による位相変動幅に対応するパルス幅を持ったパルスで
ある。位相比較回路３は、ウィンドパルスＤと位相比較
パルスφ１〜φ４とをデータＡの各周期毎に比較し、い
ずれか１つまたは複数の位相比較パルスがウィンドパル
スＤと重なっている場合に、ウィンドパルスＤと重なっ
ていない位相比較パルスのうちから１つを選択クロック
Ｇとして選択する。フリップフロップ４は、データＡを
選択クロックＧでラッチする。フリップフロップ５は、
選択クロックＧでラッチしたデータＨを所定の位相クロ
ックＥでラッチし、所定の位相クロックＥが発生する時
刻に各周期が始まるデータＦを出力する。
周し、分周パルスＱＩＮＱ５を発生する。位相比較パル
ス発生回路２は、データＡの位相クロックＢを入力し、
カウンタ１から分周パルスＱｌを入力して、データＡに
同期した４相（２相以上）の位相比較パルスφｌ〜φ４
を発生する。ウィンドパルスＤは、ウィンドパルス発生
器（不図示）が、所定の（ｑ相りロックＥを入力して位
相クロックＥの発生時刻に発生する、データＡのジッタ
による位相変動幅に対応するパルス幅を持ったパルスで
ある。位相比較回路３は、ウィンドパルスＤと位相比較
パルスφ１〜φ４とをデータＡの各周期毎に比較し、い
ずれか１つまたは複数の位相比較パルスがウィンドパル
スＤと重なっている場合に、ウィンドパルスＤと重なっ
ていない位相比較パルスのうちから１つを選択クロック
Ｇとして選択する。フリップフロップ４は、データＡを
選択クロックＧでラッチする。フリップフロップ５は、
選択クロックＧでラッチしたデータＨを所定の位相クロ
ックＥでラッチし、所定の位相クロックＥが発生する時
刻に各周期が始まるデータＦを出力する。
次に、本実施例の動作について説明する。
（１）所定の位相クロックＥの発生時刻が位相比較パル
スφ１の発生時刻に近く、ウィンドパルスＤが位相比較
パルスφ、と重なる場合（第２図）クロックＣを分周し
た分周パルスＱ１〜Ｑ５がカウンタ１から出力され、デ
ータＡの位相クロックＢと分周パルスＱ ｌ”” Ｑ
ｓを入力した位相比較パルス発生回路２から、データＡ
に同期した４相の位相比較パルスφ１〜φ４が出力され
る。位相比較回路３では、位相比較パルスφｌ〜φ、と
ウィンドパルスＤとの重なりが検出され、位相比較パル
スφ鳳とウィンドパルスＤが重なっているので、位相比
較パルスφ２か選択クロックＧとして選択される。デー
タＡを選択クロックＧでフリップフロップ４にラッチし
たデータＨが位相クロックＥでフリップフロップ５にラ
ッチされ、所定の位相クロックＥが発生する時刻に各周
期が始まるデータＦが得られる。
スφ１の発生時刻に近く、ウィンドパルスＤが位相比較
パルスφ、と重なる場合（第２図）クロックＣを分周し
た分周パルスＱ１〜Ｑ５がカウンタ１から出力され、デ
ータＡの位相クロックＢと分周パルスＱ ｌ”” Ｑ
ｓを入力した位相比較パルス発生回路２から、データＡ
に同期した４相の位相比較パルスφ１〜φ４が出力され
る。位相比較回路３では、位相比較パルスφｌ〜φ、と
ウィンドパルスＤとの重なりが検出され、位相比較パル
スφ鳳とウィンドパルスＤが重なっているので、位相比
較パルスφ２か選択クロックＧとして選択される。デー
タＡを選択クロックＧでフリップフロップ４にラッチし
たデータＨが位相クロックＥでフリップフロップ５にラ
ッチされ、所定の位相クロックＥが発生する時刻に各周
期が始まるデータＦが得られる。
（２）所定の位相クロックＥの発生時刻が位相比較パル
スφ２．φ３の発生時刻に近く、ウィンドパルスＤが位
相比較パルスφ７．φ３と重なる場合（第３図） 上述の第２図の場合と同様に、位相比較回路３で位相比
較パルスφｌ〜φ、とウィンドパルスＤとの重なりが検
出され、位相比較パルスφ、。
スφ２．φ３の発生時刻に近く、ウィンドパルスＤが位
相比較パルスφ７．φ３と重なる場合（第３図） 上述の第２図の場合と同様に、位相比較回路３で位相比
較パルスφｌ〜φ、とウィンドパルスＤとの重なりが検
出され、位相比較パルスφ、。
φ３とウィンドパルスＤとが重なっているので、位相比
較パルスφ４が選択クロックＧとして選択される。デー
タＡを選択クロックＧでフリップフロップ４にラッチし
たデータＨが位相クロックＥでフリップフロップ５にラ
ッチされ、所定の位相クロックＥが発生する時刻に各周
期が始まるデータＦが得られる。
較パルスφ４が選択クロックＧとして選択される。デー
タＡを選択クロックＧでフリップフロップ４にラッチし
たデータＨが位相クロックＥでフリップフロップ５にラ
ッチされ、所定の位相クロックＥが発生する時刻に各周
期が始まるデータＦが得られる。
以上説明したように本発明は、カウンタがクロックを入
力して分周パルスを発生し、位相比較パルス発生回路が
データの位相クロックと分周パルスを入力して２相以上
の位相比較パルスを発生し、データの各周期毎に、いず
れか１つまたは複数の位相比較パルスかウィンドパルス
と重なっているとき、ウィンドパルスと重なっていない
位相比較パルスのうちから１つを選択クロックとして選
択し、入力したデータを選択クロックでラッチしたデー
タを所定の位相クロックでラッチして、所定の位相クロ
ックが発生する時刻に各周期が始まるデータを出力する
ことにより、ジッタのあるデータだけでなく、ビットレ
ートが著しく変化したデータに対しても、簡単な回路構
成で、このデータを入力して所定の位相クロックが発生
する時刻に各周期か始まるデータに変換する位相変換を
行なうことができる効果がある。
力して分周パルスを発生し、位相比較パルス発生回路が
データの位相クロックと分周パルスを入力して２相以上
の位相比較パルスを発生し、データの各周期毎に、いず
れか１つまたは複数の位相比較パルスかウィンドパルス
と重なっているとき、ウィンドパルスと重なっていない
位相比較パルスのうちから１つを選択クロックとして選
択し、入力したデータを選択クロックでラッチしたデー
タを所定の位相クロックでラッチして、所定の位相クロ
ックが発生する時刻に各周期が始まるデータを出力する
ことにより、ジッタのあるデータだけでなく、ビットレ
ートが著しく変化したデータに対しても、簡単な回路構
成で、このデータを入力して所定の位相クロックが発生
する時刻に各周期か始まるデータに変換する位相変換を
行なうことができる効果がある。
第１図は本発明の位相変換回路の一実施例を示すブロッ
ク図、第２図、第３図は本実施例の動作を示すタイムチ
ャート、第４図、第７図は従来例の位相変換回路を示す
ブロック図、第５図〜第６図は従来例の動作を示すタイ
ムチャートである。 ｌ・・・カウンタ、 ２・・・位相比較パルス発生回路、 ３・・・位相比較回路、 ４．５−・・フリップ７０ツブ、 Ａ・−データ、 Ｂ、Ｅ−・・位相クロック、 Ｃ・・・クロック、 Ｄ・・・ウィンドパルス、 Ｆ、Ｈ・・・データ、 Ｇ・・・選択クロック、 Ｑ＋−Ｑｓ・・・分周パルス、 φ１〜φ４・・・位相比較パルス。
ク図、第２図、第３図は本実施例の動作を示すタイムチ
ャート、第４図、第７図は従来例の位相変換回路を示す
ブロック図、第５図〜第６図は従来例の動作を示すタイ
ムチャートである。 ｌ・・・カウンタ、 ２・・・位相比較パルス発生回路、 ３・・・位相比較回路、 ４．５−・・フリップ７０ツブ、 Ａ・−データ、 Ｂ、Ｅ−・・位相クロック、 Ｃ・・・クロック、 Ｄ・・・ウィンドパルス、 Ｆ、Ｈ・・・データ、 Ｇ・・・選択クロック、 Ｑ＋−Ｑｓ・・・分周パルス、 φ１〜φ４・・・位相比較パルス。
Claims (1)
- 【特許請求の範囲】 データと該データの各周期が始まる時刻に出力されるパ
ルスである位相クロックとクロックを入力して、前記デ
ータを所定の位相クロックが発生する時刻に各周期が始
まるデータに変換する位相変換回路であって、 前記クロックを入力して、該クロックを分周し、分周パ
ルスを発生するカウンタと、 前記データの位相クロックを入力し、前記カウンタから
分周パルスを入力して、前記データに同期した２相以上
の位相比較パルスを発生する位相比較パルス発生回路と
、 前記所定の位相クロックと前記データの位相クロックを
入力して、前記所定の位相クロックの発生時刻に発生し
、前記データのジッタによる位相変動幅に対応するパル
ス幅を持ったパルスであるウィンドパルスと、前記位相
比較パルスとを前記データの各周期毎に比較し、いずれ
か１つまたは複数の位相比較パルスが前記ウィンドパル
スと重なっている場合に、該ウィンドパルスと重なって
いない位相比較パルスのうちから１つを選択クロックと
して選択する位相比較回路と、 前記データを前記選択クロックでラッチする第１のフリ
ップフロップと、 前記選択クロックでラッチしたデータを前記所定の位相
クロックでラッチし、前記所定の位相クロックが発生す
る時刻に各周期が始まるデータを出力する第２のフリッ
プフロップとを有する位相変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63062605A JPH01235432A (ja) | 1988-03-15 | 1988-03-15 | 位相変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63062605A JPH01235432A (ja) | 1988-03-15 | 1988-03-15 | 位相変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01235432A true JPH01235432A (ja) | 1989-09-20 |
Family
ID=13205120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63062605A Pending JPH01235432A (ja) | 1988-03-15 | 1988-03-15 | 位相変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01235432A (ja) |
-
1988
- 1988-03-15 JP JP63062605A patent/JPH01235432A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6349122B1 (en) | Apparatus and method for data synchronizing and tracking | |
| KR0138220B1 (ko) | 위상동기루프회로의 클럭지연보상 및 듀티제어 장치 | |
| JPH0292021A (ja) | ディジタルｐｌｌ回路 | |
| JPH07101847B2 (ja) | デジタルフェイズロックドループ装置 | |
| JPH01235432A (ja) | 位相変換回路 | |
| JPH043691B2 (ja) | ||
| JPH1188156A (ja) | クロック生成用ｐｌｌ回路 | |
| JP2748746B2 (ja) | 位相同期発振器 | |
| JPH0879029A (ja) | ４相クロツクパルス発生回路 | |
| JPH1117530A (ja) | 多相クロック生成回路 | |
| JPH0519395B2 (ja) | ||
| JP2994307B2 (ja) | 可変周期信号発生回路 | |
| JP2910098B2 (ja) | Ｐｌｌ回路 | |
| JPH08172355A (ja) | Ｐｌｌ回路 | |
| JPH06334491A (ja) | クロック発生回路 | |
| JP2676924B2 (ja) | 位相同期回路 | |
| JPH10242852A (ja) | クロック生成用ｐｌｌ回路 | |
| JPH0795051A (ja) | ディジタルｐｌｌ回路 | |
| JPH09321590A (ja) | 可変遅延線回路 | |
| JPH03204251A (ja) | クロック同期回路 | |
| KR100211333B1 (ko) | 디지탈 음성신호의 동기 조절장치 | |
| JP2575221B2 (ja) | Ｐｌｌ回路 | |
| JPH04310019A (ja) | 位相ロックループ回路 | |
| JPH031721A (ja) | クロック発生装置 | |
| JPH02250429A (ja) | 位相同期式発振装置 |