JPH01236352A - System for outputting logic simulated result - Google Patents
System for outputting logic simulated resultInfo
- Publication number
- JPH01236352A JPH01236352A JP63063866A JP6386688A JPH01236352A JP H01236352 A JPH01236352 A JP H01236352A JP 63063866 A JP63063866 A JP 63063866A JP 6386688 A JP6386688 A JP 6386688A JP H01236352 A JPH01236352 A JP H01236352A
- Authority
- JP
- Japan
- Prior art keywords
- fan
- output
- event
- out list
- list
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001902 propagating effect Effects 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 claims description 16
- 238000004088 simulation Methods 0.000 claims description 16
- 238000004458 analytical method Methods 0.000 abstract description 8
- COCAUCFPFHUGAA-MGNBDDOMSA-N n-[3-[(1s,7s)-5-amino-4-thia-6-azabicyclo[5.1.0]oct-5-en-7-yl]-4-fluorophenyl]-5-chloropyridine-2-carboxamide Chemical compound C=1C=C(F)C([C@@]23N=C(SCC[C@@H]2C3)N)=CC=1NC(=O)C1=CC=C(Cl)C=N1 COCAUCFPFHUGAA-MGNBDDOMSA-N 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 14
- 238000011156 evaluation Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、論理シミュレーション結果出力方式、特に、
シミュレーションする論理回路の接続をファンアウトリ
スト（ある出力の接続先の表）によって持つ論理シミュ
レーターの結果出力方式％式％
近年の集積回路技術の発展により、論理回路の規模は大
規模化しており、設計した通りに回路が動乍するかどう
かを検証する為に論理シミュレーションを製造工程の前
に行う事がますます重要になって来ており、高速な論理
シミュレーターが必要とされている。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a logic simulation result output method, particularly,
Results output method for a logic simulator that uses a fan-out list (a table of connection destinations for a certain output) to connect the logic circuits to be simulated.With the recent development of integrated circuit technology, the scale of logic circuits has become larger. It is becoming increasingly important to perform logic simulations before the manufacturing process in order to verify whether a circuit operates as designed, and a high-speed logic simulator is needed.
一般に論理シミュレーションは第６図に示すブロック図
の様に回路記述５１からシミュレーター回路データ５２
を作成し、入カバターン記述５３からシミュレーター人
カバターンデータ１０８を作成、制御条件５４からシミ
ュレーター制御データ５５を作成し、シミュレーター５
６にかけ、出カバターン５７を出力させ、結果解析処理
により、シミュレーション結果リストを得る。Generally, logic simulation is performed from circuit description 51 to simulator circuit data 52 as shown in the block diagram shown in FIG.
, create simulator human cover turn data 108 from the input cover turn description 53, create simulator control data 55 from the control conditions 54, and
6, the output pattern 57 is output, and a simulation result list is obtained by result analysis processing.
−ａに論理シミュレーターはイベント伝播部と、素子評
価部と、タイムホイール部と、ファンアウトリスト部と
を含んで構成される。-a, the logic simulator includes an event propagation section, an element evaluation section, a time wheel section, and a fan-out list section.
第７図は第６図に示すシミュレーターの詳細を示すブロ
ック図である。FIG. 7 is a block diagram showing details of the simulator shown in FIG. 6.
第７図に示す論理シミュレーターは、イベント伝播部６
１と、素子評価部６３と、タイムホイール部６５と、フ
ァンアウトリスト部６７により構成される。The logic simulator shown in FIG.
1, an element evaluation section 63, a time wheel section 65, and a fan-out list section 67.
イベント伝播部６１は入カバターン５つ及び６０を入力
し、素子評価部６３に伝えるイベント６０と出カバター
ン６８を区別し出力する。The event propagation unit 61 inputs the five input cover turns and 60, and outputs the event 60 which is transmitted to the element evaluation unit 63 and the output cover turn 68, which are distinguished from each other.
素子評価部６３はイベント伝播部６１よりイベントを受
は取り、該当素子を評価し、該当素子の出力に変化があ
ったら、出力番号・信号値６４をタイムホイール部６５
に伝える。The element evaluation section 63 receives the event from the event propagation section 61, evaluates the corresponding element, and if there is a change in the output of the corresponding element, sends the output number/signal value 64 to the time wheel section 65.
tell to.
タイムホイール部６５は素子評価部６３から出力番号・
信号＠６４を受は取り、その出力番号の持っているデイ
レイ時間後の時刻に登録する。シミュレーションの時刻
が進んで、登録されてぃた時刻になると、登録してあっ
た出力番号・信号値６４をファンアウトリスト部６７に
送る。The time wheel unit 65 receives the output number from the element evaluation unit 63.
It receives the signal @64 and registers it at the time after the delay time that the output number has. When the simulation time advances and reaches the registered time, the registered output number/signal value 64 is sent to the fan-out list section 67.
ファンアウトリスト部６７はその出力番号の接続先にイ
ベント６０を送り、またその出力番号を出カバターンに
出力する事を指定されていた時、出カバターンのイベン
ト６０をイベント伝播部６１に出力する。The fan-out list unit 67 sends an event 60 to the connection destination of the output number, and outputs the event 60 of the output pattern to the event propagation unit 61 when outputting the output number to the output pattern is specified.
従来の論理シミュレーション結果出力方式は、ダンプ点
フラグの設定手段と、イベントがダンプ点出力番号のイ
ベントである事を判定し出カバターンとする手段を含ん
で構成される。A conventional logic simulation result output method includes a dump point flag setting means and a means for determining that an event is an event having a dump point output number and outputting an output pattern.
次に従来の論理シミュレーション結果出力方式について
図面を参照して詳細に説明する。Next, a conventional logic simulation result output method will be described in detail with reference to the drawings.
第８図はファンアウトリスト部の構成を示す模式図、第
９図は第８図の動作を示すフローチャートである。FIG. 8 is a schematic diagram showing the configuration of the fan-out list section, and FIG. 9 is a flowchart showing the operation of FIG. 8.
タイムホイール部から受は取った出力番号７０をアドレ
スとしてファンアウトリストエントリー６９からダンプ
点フラグ７１とファンアウトリスト番号７４を読み出し
、ファンアウトリスト番号７４をファンアウトリストポ
インタ７３に入れ、ファンアウトリストポインタをアド
レスとして、ファンアウトリストア５からファンアウト
リストエンドフラグ７６と接続先番号７７を読み出し、
タイムホイール部から受は取った信号値とあわせてイベ
ントとし、イベント伝播部へ出力する。Using the output number 70 received from the time wheel unit as an address, read the dump point flag 71 and fanout list number 74 from the fanout list entry 69, put the fanout list number 74 into the fanout list pointer 73, and write the fanout list. Using the pointer as an address, read the fan-out list end flag 76 and connection destination number 77 from the fan-out restore 5,
The signal value received from the time wheel unit is combined with the signal value to form an event and output to the event propagation unit.
ファンアウトリストエンドフラグ７６が１でなかったら
、ファンアウトリストポインタを＋１してファンアウト
リストア５の」売み出し、イベントの出力を繰り返す。If the fan-out list end flag 76 is not 1, the fan-out list pointer is increased by 1, the fan-out restore 5 is sold, and the event output is repeated.
ダンプ点フラグが１だった時ダンプ点の出力番号と信号
値をあわせてイベントとし、イベンＩ・伝播部へ出力す
る。When the dump point flag is 1, the dump point output number and signal value are combined as an event and output to the event I/propagation unit.
第１０図はダンプ点フラグの設定手段を示す模式図であ
る。FIG. 10 is a schematic diagram showing a dump point flag setting means.
指定された出力番号８７のダンプ点フラグを１に設定す
る。Set the dump point flag of the specified output number 87 to 1.
第１１図はイベント伝播部の動作を示すフローチャート
である。FIG. 11 is a flowchart showing the operation of the event propagation section.
入カバターン及びダンプ点出力番号ではないイベントの
時ステップ１０１、イベントを該当素子評価部に伝える
ステップ１０２、ダンプ点出力番号のイベントの時、イ
ベントを出カバターンとして出力するステップ１０３゜
第１２図は結果解析処理の動作を示す模式図である。If the event is not an input cover turn or a dump point output number, step 101. Step 102 transmits the event to the corresponding element evaluation section. If the event is a dump point output number, output the event as an output cover turn. Step 103. Figure 12 shows the results. FIG. 3 is a schematic diagram showing the operation of analysis processing.
回路上の全出力番号の名前と結果を記憶する領域を持つ
事は大きな記憶領域を要する為、ダンプが指定された所
のみ信号名と結果の記憶領域を持つ。イベント伝播部か
ら出力された出カバターン１０５の出力番号１０７によ
り出力番号−ダンプ点番号変換表１０６を引きダンプ点
番号１０８を得る。ダンプ点番号−信号名対応表１０８
によりダンプ点番号１１０から信号名１１４を得て信号
名毎のシミュレーション結果リストに１１６ダンプ点番
号１１７毎の信号名と信号値を出力する、〔発明が解決
しようとする課題〕
上述した従来の論理シミュレーション結果出力方式は、
出カバターンがダンプ点出力番号である為、大規模な論
理回路のシミュレーションの出カバターンの解析におい
て、ダンプ点の出力番号の範囲が大きくなり、出力番号
−ダンプ点番号変換表が大きくなり、処理時間かかかる
という欠点があった。Since having an area to store the names and results of all output numbers on the circuit requires a large storage area, only the area where dumping is specified has a storage area for signal names and results. Using the output number 107 of the output cover turn 105 output from the event propagation section, the output number-dump point number conversion table 106 is drawn to obtain the dump point number 108. Dump point number-signal name correspondence table 108
[Problem to be Solved by the Invention] The above-mentioned conventional logic obtains the signal name 114 from the dump point number 110 and outputs the signal name and signal value for each 116 dump point number 117 in the simulation result list for each signal name. The simulation result output method is
Since the output pattern is a dump point output number, when analyzing the output pattern of a large-scale logic circuit simulation, the range of output numbers at the dump point becomes large, the output number-dump point number conversion table becomes large, and the processing time increases. It had the disadvantage of being slow.
本発明の論理シミュレーション結果出力方式は、シミュ
レーション結果を観測する様指定された出力点の番号を
該当出力の接続情報を記憶したファンアウトリストに加
える手段と、該当出力の状態変１ヒ（以下イベントと呼
ぶ）をファンアウトリス１〜を参照して接続先に伝播す
る時接続先へのイベントかダンプ点の番号のイベントで
あるかを判定してダンプ点の番号のイベントであったら
出カバターンとして出力する手段とを含んで構成される
。The logical simulation result output method of the present invention includes a means for adding the number of an output point designated to observe a simulation result to a fan-out list that stores connection information of the corresponding output, and a means for adding the number of the output point designated to observe the simulation result to a fan-out list that stores connection information of the corresponding output, When propagating the event to the connection destination by referring to fanout list 1~, it is determined whether it is an event to the connection destination or an event with the dump point number, and if it is an event with the dump point number, it is output as an output turn. and output means.
次に、本発明の実施例について、図面を参照して詳細に
説明する。第１図は本発明の一実施例を説明するための
模式図、第２図は第１図の動作を示すフローチャートで
ある。Next, embodiments of the present invention will be described in detail with reference to the drawings. FIG. 1 is a schematic diagram for explaining one embodiment of the present invention, and FIG. 2 is a flowchart showing the operation of FIG. 1.
タイムホイール部から受は取った出力番号１をアドレス
としてファンアウトリストエントリー２からファンアウ
トリスト番号５を読み出し、ファンアウトリスト番号５
をファンアウトリストポインタ４に入れ、ファンアウト
リストポインタ４をアドレスとして、ファンアウトリス
ト６からファンアウトリストエンドフラグ７と接続先番
号８もしくはダンプ点番号８を読み出し、タイムホイー
ル部から受は取った信号値のあわせてイベントとし、イ
ベント伝播部へ出力する。ファンアウトリスとエンドフ
ラグ７が１でなかったら、ファンアウトリストポインタ
を＋１してファンアウトリスト６を読み出し、イベント
の出力を繰り返す。Using output number 1 taken from the time wheel section as an address, fanout list number 5 is read from fanout list entry 2, and fanout list number 5 is read out.
into fan-out list pointer 4, read out fan-out list end flag 7 and connection destination number 8 or dump point number 8 from fan-out list 6 using fan-out list pointer 4 as an address, and received the data from the time wheel section. The signal values are combined into an event and output to the event propagation unit. If the fan-out list and end flag 7 are not 1, the fan-out list pointer is increased by 1, the fan-out list 6 is read, and the event output is repeated.
第３図はダンプ点番号のファンアウトリストへの設定方
法を示す模式図である。FIG. 3 is a schematic diagram showing a method of setting dump point numbers in the fan-out list.
ファンアウトリストエントリー１６から指定された出力
番号１５のファンアウトリスト番号１７を読み出す。フ
ァンアウトリスト１８のファンアウトリスト番号１７か
らファンアウトリストエンドフラグが１の所までを未使
用エリアポインタから移し、その後に指定されたタンプ
点番号を追加する。未使用エリアポインタを再設定する
。The fan-out list number 17 of the specified output number 15 is read from the fan-out list entry 16. The area from the fan-out list number 17 of the fan-out list 18 to the point where the fan-out list end flag is 1 is moved from the unused area pointer, and the designated tamp point number is added thereafter. Reset the unused area pointer.
第４図はイベント伝播部の動作を示すフローチャートで
ある。FIG. 4 is a flowchart showing the operation of the event propagation section.
入カバターン及びダンプ点番号ではないイベントの時３
４、イベン）・を該当素子評価部に伝えるステップ３５
、ダンプ点番号のイベントの時、イベントを出カバター
ンとして出力するステップ３６゜
第５図は結果解析処理の動（ヤを示す模式図である。When the event is not an input cover turn or a dump point number 3
4. Step 35 of notifying the relevant element evaluation department of the event)
, a step 36 of outputting the event as an output turn when the event is the dump point number. FIG. 5 is a schematic diagram showing the operation of the result analysis process.
回路上の全出力番号の名前と結果を記憶する領域を持つ
事は大きな記憶領域を要する為、ダンプが指定された所
のみ信号名と結果の記憶領域を持つ。イベント伝播部か
ら出力された出カバターン４０のダンプ点番号４２によ
り、信号名毎のシミュレーション結果リストダンプ点番
号５ｏ毎の号値を出力する。ダンプ点番号−名前対応表
４３により各ダンプ点番号４４の信号名４７を得る。Since having an area to store the names and results of all output numbers on the circuit requires a large storage area, only the area where dumping is specified has a storage area for signal names and results. Based on the dump point number 42 of the output cover turn 40 output from the event propagation section, the signal value for each simulation result list dump point number 5o for each signal name is output. The signal name 47 of each dump point number 44 is obtained from the dump point number-name correspondence table 43.
本発明の論理シミュレーション結果出力方式は、出カバ
ターンをダンプ点出力番号のイベントとして出力するの
で結果解析処理に於てダンプ点番号毎のリストに結果を
格納すれば良い為、結果解析処理が高速に出来るという
効果がある。The logical simulation result output method of the present invention outputs the output pattern as an event of the dump point output number, so in the result analysis process, the results can be stored in a list for each dump point number, which speeds up the result analysis process. There is an effect that it can be done.
第１図は本発明の一実施例を説明するための模式図、第
２図は本発明のファンアウトリスト部の動作を示すフロ
ーチャート、第３図は本発明のファンアウトリストへの
ダンプ点番号の追加方法を示す模式図、第４図は本発明
のイベント伝播部の動作を示すフローチャート、第５図
は本発明の結果解析処理の動作を示す模式図、第６図は
一般のシミュレーションシステムの構成を示すブロック
図、第７図は第６図に示す論理シミュレーターの詳細を
示すブロック図、第８図は従来の一例を示す模式図、第
９図は従来のファンアウトリスト部の動作を示すフロー
チャート、第１０図は従来のダンプ点の設定方法を示す
模式図、第１１図は１足来のイベント伝播部の動作を示
すフローチャート、第１２図は従来の結果解析処理を示
す模式図である。
１・・・出力番号、２・・・ファンアウトリスｌ〜エン
トリー、３・・・ファンアウトリスト番号、４・・・フ
ァンアウトリストポインタ、５・・・ファンアウトリス
ト番号、６・・・ファンアウトリス１へ、７・・・ファ
ンアウトリストエンドフラグ、８・・・接続先番号らし
くはダンプ点番号。FIG. 1 is a schematic diagram for explaining an embodiment of the present invention, FIG. 2 is a flow chart showing the operation of the fan-out list section of the present invention, and FIG. 3 is a dump point number for the fan-out list of the present invention. FIG. 4 is a flowchart showing the operation of the event propagation section of the present invention, FIG. 5 is a schematic diagram showing the operation of the result analysis process of the present invention, and FIG. 6 is a flowchart showing the operation of the event propagation section of the present invention. FIG. 7 is a block diagram showing the details of the logic simulator shown in FIG. 6, FIG. 8 is a schematic diagram showing a conventional example, and FIG. 9 shows the operation of the conventional fan-out list section. Flowchart: FIG. 10 is a schematic diagram showing a conventional dump point setting method; FIG. 11 is a flowchart showing the operation of the event propagation unit since one pair; FIG. 12 is a schematic diagram showing conventional result analysis processing. . 1... Output number, 2... Fan-out list l~entry, 3... Fan-out list number, 4... Fan-out list pointer, 5... Fan-out list number, 6... Fan To outlist 1, 7...Fanout list end flag, 8...Dump point number, which seems to be the connection destination number.
Claims (1)
以下ダンプ点と呼ぶ）の番号を該当出力の接続情報を記
憶したファンアウトリストに加える手段と、該当出力の
状態変化（以下イベントと呼ぶ）をファンアウトリスト
を参照して接続先に伝播する時接続先へのイベントかダ
ンプ点の番号のイベントであるかを判定してダンプ点の
番号のイベントであったら出力パターンとして出力する
手段とを含む事を特徴とする論理シミュレーション結果
出力方式Output points (
A method for adding the number of a dump point (hereinafter referred to as a dump point) to a fan-out list that stores connection information for the corresponding output, and a method for propagating the state change of the corresponding output (hereinafter referred to as an event) to the connection destination by referring to the fan-out list. A logic simulation result output method characterized by comprising means for determining whether the event is to a connection destination or an event with a dump point number, and outputting it as an output pattern if it is an event with a dump point number.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63063866A JPH01236352A (en) | 1988-03-16 | 1988-03-16 | System for outputting logic simulated result |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63063866A JPH01236352A (en) | 1988-03-16 | 1988-03-16 | System for outputting logic simulated result |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01236352A true JPH01236352A (en) | 1989-09-21 |
Family
ID=13241658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63063866A Pending JPH01236352A (en) | 1988-03-16 | 1988-03-16 | System for outputting logic simulated result |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01236352A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04211870A (en) * | 1990-01-29 | 1992-08-03 | Fujitsu Ltd | Gate addressing system for logic simulation machine |
-
1988
- 1988-03-16 JP JP63063866A patent/JPH01236352A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04211870A (en) * | 1990-01-29 | 1992-08-03 | Fujitsu Ltd | Gate addressing system for logic simulation machine |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4635218A (en) | Method for simulating system operation of static and dynamic circuit devices | |
| US4787062A (en) | Glitch detection by forcing the output of a simulated logic device to an undefined state | |
| JP2699377B2 (en) | Hardware logic simulator | |
| EP0217922B1 (en) | An array for simulating computer functions for large computer systems | |
| US5184308A (en) | Fault simulation method | |
| KR0167876B1 (en) | Integrated circuit simulator and integrated circuit simulation method | |
| JP2847310B2 (en) | Logic simulation method | |
| JPS6141017B2 (en) | ||
| US5692163A (en) | Process system which generates sets of output data from sets of predetermined input data with duplicate data | |
| JPH01236352A (en) | System for outputting logic simulated result | |
| US6339751B1 (en) | Circuit design support apparatus and a method | |
| JP3144617B2 (en) | Logic circuit verification method | |
| JPH04311269A (en) | Simulation system | |
| JPS59117660A (en) | Processing system for restoration of simulation state | |
| JP3018886B2 (en) | Probe setting method | |
| JPH0472269B2 (en) | ||
| JPH0261771A (en) | Logical circuit simulation system | |
| JPH023147B2 (en) | ||
| JP2797128B2 (en) | Logic simulator | |
| JPS59191656A (en) | Memory ic simulator | |
| JP2001022801A (en) | Logical verification method | |
| JPH05266124A (en) | Method for preparing circuit element library for logic circuit simulation | |
| JPH03260871A (en) | Logic simulator | |
| JPH04359376A (en) | Logic verification method | |
| JPS62114040A (en) | Event simulator |