JPH01236352A - 論理シミュレーション結果出力方式 - Google Patents
論理シミュレーション結果出力方式Info
- Publication number
- JPH01236352A JPH01236352A JP63063866A JP6386688A JPH01236352A JP H01236352 A JPH01236352 A JP H01236352A JP 63063866 A JP63063866 A JP 63063866A JP 6386688 A JP6386688 A JP 6386688A JP H01236352 A JPH01236352 A JP H01236352A
- Authority
- JP
- Japan
- Prior art keywords
- fan
- output
- event
- out list
- list
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001902 propagating effect Effects 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 claims description 16
- 238000004088 simulation Methods 0.000 claims description 16
- 238000004458 analytical method Methods 0.000 abstract description 8
- COCAUCFPFHUGAA-MGNBDDOMSA-N n-[3-[(1s,7s)-5-amino-4-thia-6-azabicyclo[5.1.0]oct-5-en-7-yl]-4-fluorophenyl]-5-chloropyridine-2-carboxamide Chemical compound C=1C=C(F)C([C@@]23N=C(SCC[C@@H]2C3)N)=CC=1NC(=O)C1=CC=C(Cl)C=N1 COCAUCFPFHUGAA-MGNBDDOMSA-N 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 14
- 238000011156 evaluation Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、論理シミュレーション結果出力方式、特に、
シミュレーションする論理回路の接続をファンアウトリ
スト（ある出力の接続先の表）によって持つ論理シミュ
レーターの結果出力方式％式％ 近年の集積回路技術の発展により、論理回路の規模は大
規模化しており、設計した通りに回路が動乍するかどう
かを検証する為に論理シミュレーションを製造工程の前
に行う事がますます重要になって来ており、高速な論理
シミュレーターが必要とされている。
シミュレーションする論理回路の接続をファンアウトリ
スト（ある出力の接続先の表）によって持つ論理シミュ
レーターの結果出力方式％式％ 近年の集積回路技術の発展により、論理回路の規模は大
規模化しており、設計した通りに回路が動乍するかどう
かを検証する為に論理シミュレーションを製造工程の前
に行う事がますます重要になって来ており、高速な論理
シミュレーターが必要とされている。
一般に論理シミュレーションは第６図に示すブロック図
の様に回路記述５１からシミュレーター回路データ５２
を作成し、入カバターン記述５３からシミュレーター人
カバターンデータ１０８を作成、制御条件５４からシミ
ュレーター制御データ５５を作成し、シミュレーター５
６にかけ、出カバターン５７を出力させ、結果解析処理
により、シミュレーション結果リストを得る。
の様に回路記述５１からシミュレーター回路データ５２
を作成し、入カバターン記述５３からシミュレーター人
カバターンデータ１０８を作成、制御条件５４からシミ
ュレーター制御データ５５を作成し、シミュレーター５
６にかけ、出カバターン５７を出力させ、結果解析処理
により、シミュレーション結果リストを得る。
−ａに論理シミュレーターはイベント伝播部と、素子評
価部と、タイムホイール部と、ファンアウトリスト部と
を含んで構成される。
価部と、タイムホイール部と、ファンアウトリスト部と
を含んで構成される。
第７図は第６図に示すシミュレーターの詳細を示すブロ
ック図である。
ック図である。
第７図に示す論理シミュレーターは、イベント伝播部６
１と、素子評価部６３と、タイムホイール部６５と、フ
ァンアウトリスト部６７により構成される。
１と、素子評価部６３と、タイムホイール部６５と、フ
ァンアウトリスト部６７により構成される。
イベント伝播部６１は入カバターン５つ及び６０を入力
し、素子評価部６３に伝えるイベント６０と出カバター
ン６８を区別し出力する。
し、素子評価部６３に伝えるイベント６０と出カバター
ン６８を区別し出力する。
素子評価部６３はイベント伝播部６１よりイベントを受
は取り、該当素子を評価し、該当素子の出力に変化があ
ったら、出力番号・信号値６４をタイムホイール部６５
に伝える。
は取り、該当素子を評価し、該当素子の出力に変化があ
ったら、出力番号・信号値６４をタイムホイール部６５
に伝える。
タイムホイール部６５は素子評価部６３から出力番号・
信号＠６４を受は取り、その出力番号の持っているデイ
レイ時間後の時刻に登録する。シミュレーションの時刻
が進んで、登録されてぃた時刻になると、登録してあっ
た出力番号・信号値６４をファンアウトリスト部６７に
送る。
信号＠６４を受は取り、その出力番号の持っているデイ
レイ時間後の時刻に登録する。シミュレーションの時刻
が進んで、登録されてぃた時刻になると、登録してあっ
た出力番号・信号値６４をファンアウトリスト部６７に
送る。
ファンアウトリスト部６７はその出力番号の接続先にイ
ベント６０を送り、またその出力番号を出カバターンに
出力する事を指定されていた時、出カバターンのイベン
ト６０をイベント伝播部６１に出力する。
ベント６０を送り、またその出力番号を出カバターンに
出力する事を指定されていた時、出カバターンのイベン
ト６０をイベント伝播部６１に出力する。
従来の論理シミュレーション結果出力方式は、ダンプ点
フラグの設定手段と、イベントがダンプ点出力番号のイ
ベントである事を判定し出カバターンとする手段を含ん
で構成される。
フラグの設定手段と、イベントがダンプ点出力番号のイ
ベントである事を判定し出カバターンとする手段を含ん
で構成される。
次に従来の論理シミュレーション結果出力方式について
図面を参照して詳細に説明する。
図面を参照して詳細に説明する。
第８図はファンアウトリスト部の構成を示す模式図、第
９図は第８図の動作を示すフローチャートである。
９図は第８図の動作を示すフローチャートである。
タイムホイール部から受は取った出力番号７０をアドレ
スとしてファンアウトリストエントリー６９からダンプ
点フラグ７１とファンアウトリスト番号７４を読み出し
、ファンアウトリスト番号７４をファンアウトリストポ
インタ７３に入れ、ファンアウトリストポインタをアド
レスとして、ファンアウトリストア５からファンアウト
リストエンドフラグ７６と接続先番号７７を読み出し、
タイムホイール部から受は取った信号値とあわせてイベ
ントとし、イベント伝播部へ出力する。
スとしてファンアウトリストエントリー６９からダンプ
点フラグ７１とファンアウトリスト番号７４を読み出し
、ファンアウトリスト番号７４をファンアウトリストポ
インタ７３に入れ、ファンアウトリストポインタをアド
レスとして、ファンアウトリストア５からファンアウト
リストエンドフラグ７６と接続先番号７７を読み出し、
タイムホイール部から受は取った信号値とあわせてイベ
ントとし、イベント伝播部へ出力する。
ファンアウトリストエンドフラグ７６が１でなかったら
、ファンアウトリストポインタを＋１してファンアウト
リストア５の」売み出し、イベントの出力を繰り返す。
、ファンアウトリストポインタを＋１してファンアウト
リストア５の」売み出し、イベントの出力を繰り返す。
ダンプ点フラグが１だった時ダンプ点の出力番号と信号
値をあわせてイベントとし、イベンＩ・伝播部へ出力す
る。
値をあわせてイベントとし、イベンＩ・伝播部へ出力す
る。
第１０図はダンプ点フラグの設定手段を示す模式図であ
る。
る。
指定された出力番号８７のダンプ点フラグを１に設定す
る。
る。
第１１図はイベント伝播部の動作を示すフローチャート
である。
である。
入カバターン及びダンプ点出力番号ではないイベントの
時ステップ１０１、イベントを該当素子評価部に伝える
ステップ１０２、ダンプ点出力番号のイベントの時、イ
ベントを出カバターンとして出力するステップ１０３゜ 第１２図は結果解析処理の動作を示す模式図である。
時ステップ１０１、イベントを該当素子評価部に伝える
ステップ１０２、ダンプ点出力番号のイベントの時、イ
ベントを出カバターンとして出力するステップ１０３゜ 第１２図は結果解析処理の動作を示す模式図である。
回路上の全出力番号の名前と結果を記憶する領域を持つ
事は大きな記憶領域を要する為、ダンプが指定された所
のみ信号名と結果の記憶領域を持つ。イベント伝播部か
ら出力された出カバターン１０５の出力番号１０７によ
り出力番号−ダンプ点番号変換表１０６を引きダンプ点
番号１０８を得る。ダンプ点番号−信号名対応表１０８
によりダンプ点番号１１０から信号名１１４を得て信号
名毎のシミュレーション結果リストに１１６ダンプ点番
号１１７毎の信号名と信号値を出力する、〔発明が解決
しようとする課題〕 上述した従来の論理シミュレーション結果出力方式は、
出カバターンがダンプ点出力番号である為、大規模な論
理回路のシミュレーションの出カバターンの解析におい
て、ダンプ点の出力番号の範囲が大きくなり、出力番号
−ダンプ点番号変換表が大きくなり、処理時間かかかる
という欠点があった。
事は大きな記憶領域を要する為、ダンプが指定された所
のみ信号名と結果の記憶領域を持つ。イベント伝播部か
ら出力された出カバターン１０５の出力番号１０７によ
り出力番号−ダンプ点番号変換表１０６を引きダンプ点
番号１０８を得る。ダンプ点番号−信号名対応表１０８
によりダンプ点番号１１０から信号名１１４を得て信号
名毎のシミュレーション結果リストに１１６ダンプ点番
号１１７毎の信号名と信号値を出力する、〔発明が解決
しようとする課題〕 上述した従来の論理シミュレーション結果出力方式は、
出カバターンがダンプ点出力番号である為、大規模な論
理回路のシミュレーションの出カバターンの解析におい
て、ダンプ点の出力番号の範囲が大きくなり、出力番号
−ダンプ点番号変換表が大きくなり、処理時間かかかる
という欠点があった。
本発明の論理シミュレーション結果出力方式は、シミュ
レーション結果を観測する様指定された出力点の番号を
該当出力の接続情報を記憶したファンアウトリストに加
える手段と、該当出力の状態変１ヒ（以下イベントと呼
ぶ）をファンアウトリス１〜を参照して接続先に伝播す
る時接続先へのイベントかダンプ点の番号のイベントで
あるかを判定してダンプ点の番号のイベントであったら
出カバターンとして出力する手段とを含んで構成される
。
レーション結果を観測する様指定された出力点の番号を
該当出力の接続情報を記憶したファンアウトリストに加
える手段と、該当出力の状態変１ヒ（以下イベントと呼
ぶ）をファンアウトリス１〜を参照して接続先に伝播す
る時接続先へのイベントかダンプ点の番号のイベントで
あるかを判定してダンプ点の番号のイベントであったら
出カバターンとして出力する手段とを含んで構成される
。
次に、本発明の実施例について、図面を参照して詳細に
説明する。第１図は本発明の一実施例を説明するための
模式図、第２図は第１図の動作を示すフローチャートで
ある。
説明する。第１図は本発明の一実施例を説明するための
模式図、第２図は第１図の動作を示すフローチャートで
ある。
タイムホイール部から受は取った出力番号１をアドレス
としてファンアウトリストエントリー２からファンアウ
トリスト番号５を読み出し、ファンアウトリスト番号５
をファンアウトリストポインタ４に入れ、ファンアウト
リストポインタ４をアドレスとして、ファンアウトリス
ト６からファンアウトリストエンドフラグ７と接続先番
号８もしくはダンプ点番号８を読み出し、タイムホイー
ル部から受は取った信号値のあわせてイベントとし、イ
ベント伝播部へ出力する。ファンアウトリスとエンドフ
ラグ７が１でなかったら、ファンアウトリストポインタ
を＋１してファンアウトリスト６を読み出し、イベント
の出力を繰り返す。
としてファンアウトリストエントリー２からファンアウ
トリスト番号５を読み出し、ファンアウトリスト番号５
をファンアウトリストポインタ４に入れ、ファンアウト
リストポインタ４をアドレスとして、ファンアウトリス
ト６からファンアウトリストエンドフラグ７と接続先番
号８もしくはダンプ点番号８を読み出し、タイムホイー
ル部から受は取った信号値のあわせてイベントとし、イ
ベント伝播部へ出力する。ファンアウトリスとエンドフ
ラグ７が１でなかったら、ファンアウトリストポインタ
を＋１してファンアウトリスト６を読み出し、イベント
の出力を繰り返す。
第３図はダンプ点番号のファンアウトリストへの設定方
法を示す模式図である。
法を示す模式図である。
ファンアウトリストエントリー１６から指定された出力
番号１５のファンアウトリスト番号１７を読み出す。フ
ァンアウトリスト１８のファンアウトリスト番号１７か
らファンアウトリストエンドフラグが１の所までを未使
用エリアポインタから移し、その後に指定されたタンプ
点番号を追加する。未使用エリアポインタを再設定する
。
番号１５のファンアウトリスト番号１７を読み出す。フ
ァンアウトリスト１８のファンアウトリスト番号１７か
らファンアウトリストエンドフラグが１の所までを未使
用エリアポインタから移し、その後に指定されたタンプ
点番号を追加する。未使用エリアポインタを再設定する
。
第４図はイベント伝播部の動作を示すフローチャートで
ある。
ある。
入カバターン及びダンプ点番号ではないイベントの時３
４、イベン）・を該当素子評価部に伝えるステップ３５
、ダンプ点番号のイベントの時、イベントを出カバター
ンとして出力するステップ３６゜ 第５図は結果解析処理の動（ヤを示す模式図である。
４、イベン）・を該当素子評価部に伝えるステップ３５
、ダンプ点番号のイベントの時、イベントを出カバター
ンとして出力するステップ３６゜ 第５図は結果解析処理の動（ヤを示す模式図である。
回路上の全出力番号の名前と結果を記憶する領域を持つ
事は大きな記憶領域を要する為、ダンプが指定された所
のみ信号名と結果の記憶領域を持つ。イベント伝播部か
ら出力された出カバターン４０のダンプ点番号４２によ
り、信号名毎のシミュレーション結果リストダンプ点番
号５ｏ毎の号値を出力する。ダンプ点番号−名前対応表
４３により各ダンプ点番号４４の信号名４７を得る。
事は大きな記憶領域を要する為、ダンプが指定された所
のみ信号名と結果の記憶領域を持つ。イベント伝播部か
ら出力された出カバターン４０のダンプ点番号４２によ
り、信号名毎のシミュレーション結果リストダンプ点番
号５ｏ毎の号値を出力する。ダンプ点番号−名前対応表
４３により各ダンプ点番号４４の信号名４７を得る。
本発明の論理シミュレーション結果出力方式は、出カバ
ターンをダンプ点出力番号のイベントとして出力するの
で結果解析処理に於てダンプ点番号毎のリストに結果を
格納すれば良い為、結果解析処理が高速に出来るという
効果がある。
ターンをダンプ点出力番号のイベントとして出力するの
で結果解析処理に於てダンプ点番号毎のリストに結果を
格納すれば良い為、結果解析処理が高速に出来るという
効果がある。
第１図は本発明の一実施例を説明するための模式図、第
２図は本発明のファンアウトリスト部の動作を示すフロ
ーチャート、第３図は本発明のファンアウトリストへの
ダンプ点番号の追加方法を示す模式図、第４図は本発明
のイベント伝播部の動作を示すフローチャート、第５図
は本発明の結果解析処理の動作を示す模式図、第６図は
一般のシミュレーションシステムの構成を示すブロック
図、第７図は第６図に示す論理シミュレーターの詳細を
示すブロック図、第８図は従来の一例を示す模式図、第
９図は従来のファンアウトリスト部の動作を示すフロー
チャート、第１０図は従来のダンプ点の設定方法を示す
模式図、第１１図は１足来のイベント伝播部の動作を示
すフローチャート、第１２図は従来の結果解析処理を示
す模式図である。 １・・・出力番号、２・・・ファンアウトリスｌ〜エン
トリー、３・・・ファンアウトリスト番号、４・・・フ
ァンアウトリストポインタ、５・・・ファンアウトリス
ト番号、６・・・ファンアウトリス１へ、７・・・ファ
ンアウトリストエンドフラグ、８・・・接続先番号らし
くはダンプ点番号。
２図は本発明のファンアウトリスト部の動作を示すフロ
ーチャート、第３図は本発明のファンアウトリストへの
ダンプ点番号の追加方法を示す模式図、第４図は本発明
のイベント伝播部の動作を示すフローチャート、第５図
は本発明の結果解析処理の動作を示す模式図、第６図は
一般のシミュレーションシステムの構成を示すブロック
図、第７図は第６図に示す論理シミュレーターの詳細を
示すブロック図、第８図は従来の一例を示す模式図、第
９図は従来のファンアウトリスト部の動作を示すフロー
チャート、第１０図は従来のダンプ点の設定方法を示す
模式図、第１１図は１足来のイベント伝播部の動作を示
すフローチャート、第１２図は従来の結果解析処理を示
す模式図である。 １・・・出力番号、２・・・ファンアウトリスｌ〜エン
トリー、３・・・ファンアウトリスト番号、４・・・フ
ァンアウトリストポインタ、５・・・ファンアウトリス
ト番号、６・・・ファンアウトリス１へ、７・・・ファ
ンアウトリストエンドフラグ、８・・・接続先番号らし
くはダンプ点番号。
Claims (1)
- シミュレーション結果を観測する様指定された出力点（
以下ダンプ点と呼ぶ）の番号を該当出力の接続情報を記
憶したファンアウトリストに加える手段と、該当出力の
状態変化（以下イベントと呼ぶ）をファンアウトリスト
を参照して接続先に伝播する時接続先へのイベントかダ
ンプ点の番号のイベントであるかを判定してダンプ点の
番号のイベントであったら出力パターンとして出力する
手段とを含む事を特徴とする論理シミュレーション結果
出力方式
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63063866A JPH01236352A (ja) | 1988-03-16 | 1988-03-16 | 論理シミュレーション結果出力方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63063866A JPH01236352A (ja) | 1988-03-16 | 1988-03-16 | 論理シミュレーション結果出力方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01236352A true JPH01236352A (ja) | 1989-09-21 |
Family
ID=13241658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63063866A Pending JPH01236352A (ja) | 1988-03-16 | 1988-03-16 | 論理シミュレーション結果出力方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01236352A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04211870A (ja) * | 1990-01-29 | 1992-08-03 | Fujitsu Ltd | 論理シミュレーションマシンのゲートアドレッシング方式 |
-
1988
- 1988-03-16 JP JP63063866A patent/JPH01236352A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04211870A (ja) * | 1990-01-29 | 1992-08-03 | Fujitsu Ltd | 論理シミュレーションマシンのゲートアドレッシング方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4635218A (en) | Method for simulating system operation of static and dynamic circuit devices | |
| US4787062A (en) | Glitch detection by forcing the output of a simulated logic device to an undefined state | |
| JP2699377B2 (ja) | ハードウエア論理シミユレータ | |
| EP0217922B1 (en) | An array for simulating computer functions for large computer systems | |
| US5184308A (en) | Fault simulation method | |
| KR0167876B1 (ko) | 집적회로 시뮬레이터 및 집적회로 시뮬레이션 방법 | |
| US5446748A (en) | Apparatus for performing logic simulation | |
| JPS6141017B2 (ja) | ||
| US5692163A (en) | Process system which generates sets of output data from sets of predetermined input data with duplicate data | |
| JPH01236352A (ja) | 論理シミュレーション結果出力方式 | |
| US6339751B1 (en) | Circuit design support apparatus and a method | |
| JP3144617B2 (ja) | 論理回路の検証方法 | |
| JPH04311269A (ja) | シミュレーション方式 | |
| JPS59117660A (ja) | シミユレ−シヨン状態復元処理方式 | |
| JP3018886B2 (ja) | プローブ設定方法 | |
| JPH0472269B2 (ja) | ||
| JPH0261771A (ja) | 論理回路シミュレーション方式 | |
| JPH023147B2 (ja) | ||
| JP2797128B2 (ja) | 論理シミュレータ | |
| JPS59191656A (ja) | メモリｉｃシミュレ−タ | |
| JP2001022801A (ja) | 論理検証方式 | |
| JPH05266124A (ja) | 論理回路シミュレーション用回路素子ライブラリの作成方法 | |
| JPH03260871A (ja) | 論理シミュレータ | |
| JPH04359376A (ja) | 論理検証方法 | |
| JPS62114040A (ja) | イベントシミユレ−タ |