JPH01236730A - 駆動回路 - Google Patents
駆動回路Info
- Publication number
- JPH01236730A JPH01236730A JP63064239A JP6423988A JPH01236730A JP H01236730 A JPH01236730 A JP H01236730A JP 63064239 A JP63064239 A JP 63064239A JP 6423988 A JP6423988 A JP 6423988A JP H01236730 A JPH01236730 A JP H01236730A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output terminal
- potential
- power supply
- supply voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は駆動回路に関し、特にモータ等のコイル負荷
の駆動回路に関する。
の駆動回路に関する。
（従来の技術）
第３図は、従来のモータ等のコイル負荷の駆動回路を示
す回路図である。図において、１は駆動電源電圧端子、
２はＧＮＤ、３は出力端子であり、出力端子３にはコイ
ル負荷が接続されている。４は信号制御回路であり、駆
動電源電圧端子］とＧＮＤ２の間に介挿されている。５
はソース用ＮＰＮトランジスタであり、ベースが信号制
御回路４に、コレクタが駆動電源電圧端子１に、エミッ
タが出力端子３に各々接続され、信号制御回路４ ？Ｆ
らの信号に応答して０Ｎ１０ＦＦＩ、、、駆動電源電圧
端子１から電流を出力端子３に接続されている図示して
いないコイル負荷に選択的に与える。６はシンク用ＮＰ
Ｎトランジスタであり、ベースが信号制御回路４に、コ
レクタが出力端子３に、エミッタがＧＮＤ２に各々接続
され、信号制御回路４からの信号に応答して０Ｎ１０Ｆ
ＦＬ、、出力端子３に接続されている図示していないコ
イル負荷から電流を選択的に引き抜く。
す回路図である。図において、１は駆動電源電圧端子、
２はＧＮＤ、３は出力端子であり、出力端子３にはコイ
ル負荷が接続されている。４は信号制御回路であり、駆
動電源電圧端子］とＧＮＤ２の間に介挿されている。５
はソース用ＮＰＮトランジスタであり、ベースが信号制
御回路４に、コレクタが駆動電源電圧端子１に、エミッ
タが出力端子３に各々接続され、信号制御回路４ ？Ｆ
らの信号に応答して０Ｎ１０ＦＦＩ、、、駆動電源電圧
端子１から電流を出力端子３に接続されている図示して
いないコイル負荷に選択的に与える。６はシンク用ＮＰ
Ｎトランジスタであり、ベースが信号制御回路４に、コ
レクタが出力端子３に、エミッタがＧＮＤ２に各々接続
され、信号制御回路４からの信号に応答して０Ｎ１０Ｆ
ＦＬ、、出力端子３に接続されている図示していないコ
イル負荷から電流を選択的に引き抜く。
７は、出力端子３に接続されているコイル負荷に生ずる
逆起電力により回路素子が破壊されるのを防止するため
の転流用ダイオードであり、アノードが出力端子３に、
カソードが駆動電源電圧端子１に各々接続されている。
逆起電力により回路素子が破壊されるのを防止するため
の転流用ダイオードであり、アノードが出力端子３に、
カソードが駆動電源電圧端子１に各々接続されている。
次に動作について説明する。信号制御回路４よりトラン
ジスタ５，６のベースに信号が入力されると、トランジ
スタ５，６は対応の信号のレベルに応じＯＮあるいはＯ
ＦＦする。そのため、トランジスタ５を介し、出力端子
３に接続されている図示していないコイル負荷に電流が
供給されたり、トランジスタ６を介し、出力端子３に接
続されている図示していないコイル負荷から電流が引き
抜かれたりする。このように、出力端子３に電流を供給
したり、出力端子３から電流を引き扱いたりして、出力
端子３に接続している図示しないモータを駆動させる。
ジスタ５，６のベースに信号が入力されると、トランジ
スタ５，６は対応の信号のレベルに応じＯＮあるいはＯ
ＦＦする。そのため、トランジスタ５を介し、出力端子
３に接続されている図示していないコイル負荷に電流が
供給されたり、トランジスタ６を介し、出力端子３に接
続されている図示していないコイル負荷から電流が引き
抜かれたりする。このように、出力端子３に電流を供給
したり、出力端子３から電流を引き扱いたりして、出力
端子３に接続している図示しないモータを駆動させる。
なお、トランジスタ５．６が同時にＯＮすると貫通電流
が流れ、ｉ〜ランジスタ５，６が破壊されるので、トラ
ンジスタ５．６が同時にＯＮＬないような信号、例えば
位相が１８０°ずれた第４図（ａ）、 （ｂ）に示すよ
うな矩形波を信号制御回路４からトランジスタＱ５．Ｑ
６のベースに供給する。
が流れ、ｉ〜ランジスタ５，６が破壊されるので、トラ
ンジスタ５．６が同時にＯＮＬないような信号、例えば
位相が１８０°ずれた第４図（ａ）、 （ｂ）に示すよ
うな矩形波を信号制御回路４からトランジスタＱ５．Ｑ
６のベースに供給する。
例えば上記動作中において、トランジスタ５゜６の一方
がＯＦＦしている場合に他方がＯＦＦするとその瞬間に
出力端子３に接続されている図示していないコイル負荷
に発生する逆起電力により、出力端子３の電位が上背す
る。この場合、出力端子３の電位が駆動電源電圧端子１
の電位以上に上昇し、回路素子を破壊することがある。
がＯＦＦしている場合に他方がＯＦＦするとその瞬間に
出力端子３に接続されている図示していないコイル負荷
に発生する逆起電力により、出力端子３の電位が上背す
る。この場合、出力端子３の電位が駆動電源電圧端子１
の電位以上に上昇し、回路素子を破壊することがある。
例えば、出力端子３の電位と駆動電源電圧端子１の電位
との電位差がトランジスタ６のコレクタ・エミッタ間の
逆方向耐電圧（約５〜８Ｖ）よりも大きくなるとトラン
ジスタ５が破壊されてしまう。これを防止するために駆
動電源電圧端子１と出力端子３との間に転流用ダイオー
ド７を介挿し、出力端子３の電位の上限を駆動電源電圧
端子１の電位とダイオード７の順方向電圧降下ｖＦ （
ＶＦ″；０．７Ｖ）との和以内に納め、トランジスタ５
の破壊を防止している。なお、ダイオード７を駆動電源
電圧端子１と出力端子３との間にのみ介挿したのは、ト
ランジスタ６のコレクタ・エミッタ間の順方向耐電圧は
約２０Ｖであり、一般に駆動電源電圧は５Ｖなので、ダ
イオード７により出力端子３の電位の上限を駆動電源電
圧端子１の電位とＶｌとの相以内に納めれば、トランジ
スタ６及び図示していないその他の回路素子の破壊を防
止することができるからである。
との電位差がトランジスタ６のコレクタ・エミッタ間の
逆方向耐電圧（約５〜８Ｖ）よりも大きくなるとトラン
ジスタ５が破壊されてしまう。これを防止するために駆
動電源電圧端子１と出力端子３との間に転流用ダイオー
ド７を介挿し、出力端子３の電位の上限を駆動電源電圧
端子１の電位とダイオード７の順方向電圧降下ｖＦ （
ＶＦ″；０．７Ｖ）との和以内に納め、トランジスタ５
の破壊を防止している。なお、ダイオード７を駆動電源
電圧端子１と出力端子３との間にのみ介挿したのは、ト
ランジスタ６のコレクタ・エミッタ間の順方向耐電圧は
約２０Ｖであり、一般に駆動電源電圧は５Ｖなので、ダ
イオード７により出力端子３の電位の上限を駆動電源電
圧端子１の電位とＶｌとの相以内に納めれば、トランジ
スタ６及び図示していないその他の回路素子の破壊を防
止することができるからである。
（発明が解決しようとする課題）
従来の駆動回路は以上の様に構成されているので、逆起
電力を完全に吸収するためにはサイズの大きいダイオー
ド７が必要であり、駆動回路を集積化した場合集積度が
低くなり、さらにダイオードの持つ抵抗成分によりその
逆起電力吸収能力自体も特性上充分とはいえないなどの
問題点があった。
電力を完全に吸収するためにはサイズの大きいダイオー
ド７が必要であり、駆動回路を集積化した場合集積度が
低くなり、さらにダイオードの持つ抵抗成分によりその
逆起電力吸収能力自体も特性上充分とはいえないなどの
問題点があった。
この発明は上記のような問題点を解決するためになされ
たちので、逆起電力を吸収する素子のサイズが小さく、
かつ当該素子の逆起電力の吸収能力が高い駆動回路を得
ることを目的とする。
たちので、逆起電力を吸収する素子のサイズが小さく、
かつ当該素子の逆起電力の吸収能力が高い駆動回路を得
ることを目的とする。
この発明に係る駆動回路は、−万端が駆動電源電圧に接
続され、・他方端が出力端子に接続され、制御電極に与
えられる信号に応答し導通することにより前記出力端子
に選択的に電流を供給するソース用トランジスタと、−
万端が前記出力端子に接続され、他方端が前記駆動電源
電圧より低い所定電位に接続され、制御電極に与えられ
る信号に応答し導通することにより前記出力端子から選
択的に電流を引き抜くシンク用トランジスタと、ベース
が前記駆動電源電圧に接続され、コレクタが前記シンク
用トランジスタの制御電極に導かれ、エミッタが前記出
力端子に接続されたＰ Ｎ Ｐ ｌ−ランジスタとを備
えた構成としている。
続され、・他方端が出力端子に接続され、制御電極に与
えられる信号に応答し導通することにより前記出力端子
に選択的に電流を供給するソース用トランジスタと、−
万端が前記出力端子に接続され、他方端が前記駆動電源
電圧より低い所定電位に接続され、制御電極に与えられ
る信号に応答し導通することにより前記出力端子から選
択的に電流を引き抜くシンク用トランジスタと、ベース
が前記駆動電源電圧に接続され、コレクタが前記シンク
用トランジスタの制御電極に導かれ、エミッタが前記出
力端子に接続されたＰ Ｎ Ｐ ｌ−ランジスタとを備
えた構成としている。
この発明におけるＰＮＰトランジスタｔま、出力端子の
電位が上昇し、はぼ駆動電源電圧以上になると導通し、
シンク用トランジスタのυＩｔｌｌ電］参に電流を供給
し、シンク用トランジスタを導通させたり、その駆動能
力を増大させたりし、ソース用トランジスタ等の回路素
子の破壊を防止する。
電位が上昇し、はぼ駆動電源電圧以上になると導通し、
シンク用トランジスタのυＩｔｌｌ電］参に電流を供給
し、シンク用トランジスタを導通させたり、その駆動能
力を増大させたりし、ソース用トランジスタ等の回路素
子の破壊を防止する。
第１図は、この発明の一実施例を示す回路図である。図
において、第３図に示す従来回路との相違点は、ダイオ
ード７をなくし、逆起電力セン勺の役目をするＰＮＰト
ランジスタ８を設けたことである。トランジスタ８は、
ベースが駆動電源電圧端子１．信号制御回路４及びソー
ス用トランジスタ５のコレクタに接続され、］シンクが
シンク用トランジスタ６のベースに、エミッタが出力端
子３に各々接続されている。その他の構成は従来と同様
である。
において、第３図に示す従来回路との相違点は、ダイオ
ード７をなくし、逆起電力セン勺の役目をするＰＮＰト
ランジスタ８を設けたことである。トランジスタ８は、
ベースが駆動電源電圧端子１．信号制御回路４及びソー
ス用トランジスタ５のコレクタに接続され、］シンクが
シンク用トランジスタ６のベースに、エミッタが出力端
子３に各々接続されている。その他の構成は従来と同様
である。
次に動作について説明する。信号制御回路４からの信号
を受はトランジスタ５，６が０Ｎ１０ＦＦし、出力端子
３に接続されている図示しないコイル負荷に電流を供給
したり、コイル負荷から電流を引き抜いたりして、出力
端子３に接続されているモータを駆動させる動作は従来
と同様であり、トランジスタ５．６のベースには従来同
様、第４図に示すような矩形波が信号制御回路４から与
えられている。
を受はトランジスタ５，６が０Ｎ１０ＦＦし、出力端子
３に接続されている図示しないコイル負荷に電流を供給
したり、コイル負荷から電流を引き抜いたりして、出力
端子３に接続されているモータを駆動させる動作は従来
と同様であり、トランジスタ５．６のベースには従来同
様、第４図に示すような矩形波が信号制御回路４から与
えられている。
次にトランジスタ６が０ＦＦＬ、、トランジスタ５がＯ
Ｎしている状態から、トランジスタＱ５がＯＦＦした場
合について説明する。トランジスタＱ５がＯＦＦした瞬
間に出力端子３に接続されている図示していないコイル
負荷に生じる逆起電力により出力端子３の電位が上昇す
る。そして、Ｗカ端子３の電位が、駆動電源電圧端子１
の電位とトランジスタ８のベース・エミッタ間電圧ＶＢ
Ｅとの和以上になるとトランジスタ８がＯＮＬ、コレク
タ電流が流れ始める。このコレクタ電流がトランジスタ
６のベースに供給される。そうすると、トランジスタ６
がＯＮＬ、出力端子３から十分に電流が引き抜かれる。
Ｎしている状態から、トランジスタＱ５がＯＦＦした場
合について説明する。トランジスタＱ５がＯＦＦした瞬
間に出力端子３に接続されている図示していないコイル
負荷に生じる逆起電力により出力端子３の電位が上昇す
る。そして、Ｗカ端子３の電位が、駆動電源電圧端子１
の電位とトランジスタ８のベース・エミッタ間電圧ＶＢ
Ｅとの和以上になるとトランジスタ８がＯＮＬ、コレク
タ電流が流れ始める。このコレクタ電流がトランジスタ
６のベースに供給される。そうすると、トランジスタ６
がＯＮＬ、出力端子３から十分に電流が引き抜かれる。
これにより、出力端子３の電位が駆動電源電圧供給端子
１の電位とトランジスタ８のベース・エミッタ間電圧Ｖ
ＢＥとの和以内に制限され、出力端子３に接続されてい
る図示しないコイル負荷に生じる逆起電力による出力端
子３の電圧上昇が原因で、トランジスタ５．６を含む回
路素子が・破壊されることを防止できる。
１の電位とトランジスタ８のベース・エミッタ間電圧Ｖ
ＢＥとの和以内に制限され、出力端子３に接続されてい
る図示しないコイル負荷に生じる逆起電力による出力端
子３の電圧上昇が原因で、トランジスタ５．６を含む回
路素子が・破壊されることを防止できる。
次に、トランジスタ６のみがＯＮＬ、、出力端子３から
電流を引き汰いている場合に、外的要因によりトランジ
スタ６の駆動能力が低くなりこれが原因で逆起電力が生
じ出力端子３の電位が上昇した場合について説明する。
電流を引き汰いている場合に、外的要因によりトランジ
スタ６の駆動能力が低くなりこれが原因で逆起電力が生
じ出力端子３の電位が上昇した場合について説明する。
この場合も上述したのと同様に、出力端子３の電位が駆
動電源電圧端子１の電位とトランジスタ８のベース・エ
ミッタ間電圧ＶＢ４以上になるとトランジスタ８がＯＮ
する。
動電源電圧端子１の電位とトランジスタ８のベース・エ
ミッタ間電圧ＶＢ４以上になるとトランジスタ８がＯＮ
する。
そして、トランジスタ８のコレクタ電流がトランジスタ
６のベースに供給されることによりトランジスタ６の駆
動能力が高められ、出力端子３からより多くの電流を引
き抜くことにより、出力端子３の電位上界を防止する。
６のベースに供給されることによりトランジスタ６の駆
動能力が高められ、出力端子３からより多くの電流を引
き抜くことにより、出力端子３の電位上界を防止する。
第２図は、この発明の他の実施例を示した回路図である
。駆動回路の実際の動作においてはトランジスタ５のみ
がＯＮしている場合でも、モーターの負荷の変化簀が原
因で出力端子３の電位が図示していないコイル負荷の逆
起電力のため上界する場合がある。従って、この場合も
出力端子３の電位の上界により回路素子が破壊されるこ
とを防止しなければならない。第２図の実施例ではその
目的で、第１図に示す回路にさらにインバータ回路９及
びＯＲ回路１０を設けている。
。駆動回路の実際の動作においてはトランジスタ５のみ
がＯＮしている場合でも、モーターの負荷の変化簀が原
因で出力端子３の電位が図示していないコイル負荷の逆
起電力のため上界する場合がある。従って、この場合も
出力端子３の電位の上界により回路素子が破壊されるこ
とを防止しなければならない。第２図の実施例ではその
目的で、第１図に示す回路にさらにインバータ回路９及
びＯＲ回路１０を設けている。
インバータ回路９は、トランジスタ８のコレクタとトラ
ンジスタ５のベースの間に介挿され、トランジスタ８が
ＯＮした場合トランジスタ５をＯＦＦさせ、トランジス
タ５．６が山通電流により破壊されることを防止する。
ンジスタ５のベースの間に介挿され、トランジスタ８が
ＯＮした場合トランジスタ５をＯＦＦさせ、トランジス
タ５．６が山通電流により破壊されることを防止する。
ＯＲ回路１０は、一方入力がトランジスタ８のコレクタ
に、他方入力が信号制御回路４に、出力がトランジスタ
６のベースに各々接続され、トランジスタ８がＯＮＬ、
、た場合、信号制御回路４からの信号にかかわらずトラ
ンジスタ６を確実にＯＮさせるためのものである。
に、他方入力が信号制御回路４に、出力がトランジスタ
６のベースに各々接続され、トランジスタ８がＯＮＬ、
、た場合、信号制御回路４からの信号にかかわらずトラ
ンジスタ６を確実にＯＮさせるためのものである。
なお、第１図と同様トランジスタ８のコレクタをトラン
ジスタ６のベースに直接接続することも考えられるが、
このようにすると、トランジスタ８のコレクタ電流が信
号制御回路４に流れ、トランジスタ６のベースに供給さ
れない場合があるので、トランジスタ８のコレクタ電流
が確実にトランジスタ６のベースに供給されるようＯＲ
回路１０を設けた。
ジスタ６のベースに直接接続することも考えられるが、
このようにすると、トランジスタ８のコレクタ電流が信
号制御回路４に流れ、トランジスタ６のベースに供給さ
れない場合があるので、トランジスタ８のコレクタ電流
が確実にトランジスタ６のベースに供給されるようＯＲ
回路１０を設けた。
次に動作について説明する。まず、１−ランジスタ５が
ＯＦＦしている場合にトランジスタ６がＯＦＦすると、
その瞬間に出力端子３の電位が上昇し、前述したように
トランジスタ８がＯＮする。
ＯＦＦしている場合にトランジスタ６がＯＦＦすると、
その瞬間に出力端子３の電位が上昇し、前述したように
トランジスタ８がＯＮする。
そうすると、トランジスタ５はＯＦＦのままであるが、
トランジスタ８のコレクタ電流はＯＲ回路１０を介しト
ランジスタ６のベースに確実に供給されるので、信号制
御回路４の信号にかかわらずトランジスタ６は確実にＯ
Ｎする。従って、出力端子３から十分に電流が引き抜か
れ出力端子３の電位は下がり、出力端子３の電位は駆動
電源電圧端子１の電位とトランジスタ８のベース・エミ
ッタ間電圧ｖ８Ｅ（ｖ８Ｅ＃０．７Ｖ）との和以内に納
められる。トランジスタ６のみがＯＮＬ出力端子３から
電流を引き汰いている場合に、外的要因によりトランジ
スタ６の駆動能力が低くなり、これが原因で逆起電力が
生じ、出力端子３の電位が高くなった場合も同様にトラ
ンジスタ８のコレクタ電流がＯＲ回路１０により確実に
トランジスタ６のベースに供給され、トランジスタ６の
駆動能力を高くすることにより、出力端子３からの電流
を十分に引き扱き出力端子３の′電位の上昇を防止する
。
トランジスタ８のコレクタ電流はＯＲ回路１０を介しト
ランジスタ６のベースに確実に供給されるので、信号制
御回路４の信号にかかわらずトランジスタ６は確実にＯ
Ｎする。従って、出力端子３から十分に電流が引き抜か
れ出力端子３の電位は下がり、出力端子３の電位は駆動
電源電圧端子１の電位とトランジスタ８のベース・エミ
ッタ間電圧ｖ８Ｅ（ｖ８Ｅ＃０．７Ｖ）との和以内に納
められる。トランジスタ６のみがＯＮＬ出力端子３から
電流を引き汰いている場合に、外的要因によりトランジ
スタ６の駆動能力が低くなり、これが原因で逆起電力が
生じ、出力端子３の電位が高くなった場合も同様にトラ
ンジスタ８のコレクタ電流がＯＲ回路１０により確実に
トランジスタ６のベースに供給され、トランジスタ６の
駆動能力を高くすることにより、出力端子３からの電流
を十分に引き扱き出力端子３の′電位の上昇を防止する
。
次に、トランジスタ５のみがＯＮＬでいるとき、モータ
ー等の負荷の変化等が原因で出力端子３の電位が上昇し
た場合について説明覆る。この場合も、出力端子３の電
位が駆動電源電圧端子１の電位と１〜ランジスタ８のベ
ース・エミッタ間電圧Ｖ８［との和以上になるとトラン
ジスタ８がＯＮする。すると、インバータ回路９により
トランジスタ５はＯＦＦする。一方、トランジスタ６の
ベースにはＯＲ回路１０を介しトランジスタ８のコレク
タ電流が確実に供給されるので、トランジスタ６は信号
制御回路４からの信号にかかわらず確実にＯＮＬ、出力
端子３から電流が引き扱かれる。
ー等の負荷の変化等が原因で出力端子３の電位が上昇し
た場合について説明覆る。この場合も、出力端子３の電
位が駆動電源電圧端子１の電位と１〜ランジスタ８のベ
ース・エミッタ間電圧Ｖ８［との和以上になるとトラン
ジスタ８がＯＮする。すると、インバータ回路９により
トランジスタ５はＯＦＦする。一方、トランジスタ６の
ベースにはＯＲ回路１０を介しトランジスタ８のコレク
タ電流が確実に供給されるので、トランジスタ６は信号
制御回路４からの信号にかかわらず確実にＯＮＬ、出力
端子３から電流が引き扱かれる。
このようにして、出力端子３の電位上昇を駆動電源電圧
端子１の電位とトランジスタ８のベース・エミッタ間電
圧ｖＢＥ以内に納める。
端子１の電位とトランジスタ８のベース・エミッタ間電
圧ｖＢＥ以内に納める。
以上のようにして、出力端子３の電位上昇が原因で回路
素子が破壊されるのを防止している。
素子が破壊されるのを防止している。
なお上記実施例ではソース用、シンク用トランジスタが
同導電型の場合について説明したが、逆導電型の場合で
もよく、この場合同相の信号を与えればよい。
同導電型の場合について説明したが、逆導電型の場合で
もよく、この場合同相の信号を与えればよい。
以上のようにこの発明によれば、出力端子の電位がほぼ
駆動電源電圧以上になると導通しシンク用トランジスタ
の制御電極に電流を供給するＰＮＰトランジスタを設け
、シンク用トランジスタにより逆起電力を吸収させるよ
うにしたので、逆起電力吸収用素子を別に設ける必要が
なく、またＰＮＰ１〜ランジスタはサイズの小さいもの
で済み、かつ従来回路と比較し、逆起電力吸収能力が高
いという効果がある。
駆動電源電圧以上になると導通しシンク用トランジスタ
の制御電極に電流を供給するＰＮＰトランジスタを設け
、シンク用トランジスタにより逆起電力を吸収させるよ
うにしたので、逆起電力吸収用素子を別に設ける必要が
なく、またＰＮＰ１〜ランジスタはサイズの小さいもの
で済み、かつ従来回路と比較し、逆起電力吸収能力が高
いという効果がある。
第１図はこの発明の一実施例を承り回路図、第２図のこ
の発明の池の実施例を示す回路図、第３図は従来の駆動
回路を示す回路図、第４図は波形図である。 図において、５はソース用トランジスタ、６はシンク用
トランジスタ、８はＰＮＰｔ−ランジスタである。 なお、各図中同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 第１図 ５−一一一ソース用トランシ゛スタ ６−−−−シンク眉トランンスク ８−−−− ＰＮＰ １−ランシスタ 第２図 第３図
の発明の池の実施例を示す回路図、第３図は従来の駆動
回路を示す回路図、第４図は波形図である。 図において、５はソース用トランジスタ、６はシンク用
トランジスタ、８はＰＮＰｔ−ランジスタである。 なお、各図中同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 第１図 ５−一一一ソース用トランシ゛スタ ６−−−−シンク眉トランンスク ８−−−− ＰＮＰ １−ランシスタ 第２図 第３図
Claims (1)
- （１）一方端が駆動電源電圧に接続され、他方端が出力
端子に接続され、制御電極に与えられる信号に応答し導
通することにより前記出力端子に選択的に電流を供給す
るソース用トランジスタと、一方端が前記出力端子に接
続され、他方端が前記駆動電源電圧より低い所定電位に
接続され、制御電極に与えられる信号に応答し導通する
ことにより前記出力端子から選択的に電流を引き抜くシ
ンク用トランジスタと、 ベースが前記駆動電源電圧に接続され、コレクタが前記
シンク用トランジスタの制御電極に導かれ、エミッタが
前記出力端子に接続されたＰＮＰトランジスタとを有す
る駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63064239A JPH01236730A (ja) | 1988-03-16 | 1988-03-16 | 駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63064239A JPH01236730A (ja) | 1988-03-16 | 1988-03-16 | 駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01236730A true JPH01236730A (ja) | 1989-09-21 |
Family
ID=13252389
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63064239A Pending JPH01236730A (ja) | 1988-03-16 | 1988-03-16 | 駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01236730A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS595747A (ja) * | 1982-06-30 | 1984-01-12 | Mitsubishi Electric Corp | コイル駆動回路 |
-
1988
- 1988-03-16 JP JP63064239A patent/JPH01236730A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS595747A (ja) * | 1982-06-30 | 1984-01-12 | Mitsubishi Electric Corp | コイル駆動回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5298797A (en) | Gate charge recovery circuit for gate-driven semiconductor devices | |
| JPS5986922A (ja) | スイツチングトランジスタのための制御装置 | |
| JPS60153205A (ja) | トーテムポールトランジスタ出力段回路 | |
| JPH01236730A (ja) | 駆動回路 | |
| US4739190A (en) | Monolithically integratable high efficiency switching circuit | |
| JP3437588B2 (ja) | 負荷ドライブ回路 | |
| JPS595746A (ja) | コイル駆動回路 | |
| JP3326243B2 (ja) | キックバック電圧吸収回路 | |
| US4831344A (en) | IC output circuit for use in pulse width modulator | |
| JP2652910B2 (ja) | ファンモータドライバ回路およびモータ制御装置 | |
| JPS62111520A (ja) | スイツチングアンプ | |
| JP2853278B2 (ja) | 駆動回路 | |
| JPH10201239A (ja) | 整流回路 | |
| JPS63179619A (ja) | 駆動回路 | |
| JPS6268319A (ja) | 誘導性負荷駆動回路 | |
| JPS5830152A (ja) | 半導体集積回路 | |
| JPH05292655A (ja) | 入力短絡保護回路 | |
| JPS61164483A (ja) | 小型直流モ−タの駆動回路 | |
| JPH03239118A (ja) | 保護回路 | |
| JPS61167337A (ja) | 過大電流防止装置 | |
| JPH01155604A (ja) | ソレノイド制御回路 | |
| JPH0560190U (ja) | 負荷駆動回路の保護回路 | |
| JPH0637615A (ja) | 電流切替形駆動制御回路 | |
| JPS61285081A (ja) | インバ−タ回路 | |
| JPS63133890A (ja) | 誘導負荷駆動回路 |