JPH10201239A

JPH10201239A - 整流回路

Info

Publication number: JPH10201239A
Application number: JP654297A
Authority: JP
Inventors: Atsushi Yoshioka; 厚吉岡
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1997-01-17
Filing date: 1997-01-17
Publication date: 1998-07-31

Abstract

(57)【要約】【課題】集積回路に内蔵した整流回路において、ダイ
オード接続するトランジスタと集積回路の基板との間の
寄生ダイオードが導通し、基準電位を不安定にしたり整
流効率を低下させる問題を解決する。【解決手段】コレクタ−ベース間を短絡したトランジ
スタと、エミッタ−ベース間を短絡したトランジスタを
併用してダイオードブリッジ回路を構成することによ
り、寄生ダイオードの導通をなくす。また、同様の効果
をトランジスタの代わりに、ＯＮ抵抗の小さいＭＯＳト
ランジスタを用いて実現する。また、耐圧の小さい接続
となる素子の破壊を避けるため、たとえばツェナーダイ
オードを使用した電圧制限回路を設ける。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、たとえば集積回路
に内蔵するような、比較的に小容量の整流回路に関する
ものである。

【０００２】

【従来の技術】交流信号を直流に変える整流回路の方法
には、半波整流、全波整流などがある。整流効率、出力
でのリップル含有率からは全波整流が有利である。全波
整流の回路としては、いわゆるダイオードブリッジと呼
ばれる回路が知られている。その詳細については、たと
えば、岡村廸夫著の電源回路ｐ．１〜５（日刊工業新聞
社刊，昭和４９年）に記載されている。

【０００３】扱うパワーが比較的小さい場合、整流回路
は集積回路に内蔵することが可能であり、トランジスタ
を等価的にダイオードとして作用するよう接続して構成
することができる。図８，図９はその整流回路の構成例
を示す回路図である。

【０００４】図で、１は交流電源、３は平滑コンデン
サ、５はダイオードブリッジ、４は整流後の直流の出力
端子である。交流電源１からの交流信号はダイオードブ
リッジ５で全波整流され、平滑コンデンサ３でリップル
成分を軽減されて、出力端子４に直流となって現れる。

【０００５】図８のダイオードブリッジ５は、コレクタ
とベースの間を短絡されたトランジスタ５Ａ，５Ｂ，５
Ｃ，５Ｄを整流用ダイオードとして用いるものである。
また、図９のダイオードブリッジ５は、エミッタとベー
スの間を短絡されたトランジスタ５Ｅ，５Ｆ，５Ｇ，５
Ｈを整流用ダイオードとして用いるものである。後者
は、前者よりもダイオードとしての順方向電位降下が大
きくなり易く、これを避けるためにそのサイズを大きく
せねばならないという問題があるが、逆方向電圧に対す
る耐圧が大きいという長所がある。

【０００６】

【発明が解決しようとする課題】集積回路に内蔵するこ
とを前提とした場合、上記図８もしくは図９の構成によ
る整流回路には次のような問題がある。

【０００７】図８の回路では、トランジスタ５Ｃ，５Ｄ
が順バイアスとなった期間にその順方向電圧降下により
交流電源１の端子電圧が約−０．７Ｖまで下がる。これ
に伴いトランジスタ５Ｂ，５Ａは逆バイアスとなった期
間に自コレクタの電位の低下により、基板（Ｐ型半導
体）から自コレクタ（Ｎ型半導体）に向かい電流が流れ
る。

【０００８】同様に、図９の回路でも、トランジスタ５
Ｅ，５Ｆが順バイアスとなった期間にその順方向電圧降
下により交流電源１の端子電圧が約−０．７Ｖまで下が
る。そして、ここではトランジスタ５Ｅ，５Ｆでやはり
基板から自コレクタに向かい電流が流れる。

【０００９】集積回路はその構造上、コレクタと基板が
隣接する。このため、コレクタが基板の電位（基準電
位、すなわちアース電位）を下回ると、寄生ダイオード
が導通し上記の現象が発生する。なお、この他に、基板
をコレクタとする寄生ＰＮＰトランジスタの影響もある
が、その電流増幅率は小さいので比較的問題は少ない。
大きな問題となるのは寄生ダイオードの導通である。こ
れは整流効率の低下につながるのみならず、基板を流れ
る電流による基準電位の不安定化等にもつながり、好ま
しくない。

【００１０】そこで、本発明は、集積回路において寄生
ダイオードの導通を起こすことのない整流回路を提供す
ることを目的とする。さらに、整流回路の耐圧を高める
ことを目的とする。

【００１１】

【課題を解決するための手段】上記問題を解決するため
本発明では、集積回路に内蔵される全波整流形の整流回
路において、交流電源（１）の第一及び第二の端子より
供給された交流信号を整流する、ダイオードブリッジ回
路と、第一および第二の電極を有し前記第一の電極が基
準電位の電極に接続されたコンデンサとを備え、前記ダ
イオードブリッジ回路は、交流電源（１）の第一の端子
にエミッタ電極とベース電極が接続され、コレクタ電極
は平滑コンデンサ（３）の第二の電極に接続されたトラ
ンジスタ（２Ａ）と、交流電源（１）の第一の端子にエ
ミッタ電極が接続され、コレクタ電極とベース電極が基
準電位の電極に接続されたトランジスタ（２Ｃ）と、交
流電源（１）の第二の端子にエミッタ電極とベース電極
が接続され、コレクタ電極は平滑コンデンサ（３）の第
二の電極に接続されたトランジスタ（２Ｂ）と、交流電
源（１）の第二の端子にエミッタ電極が接続され、コレ
クタ電極とベース電極が基準電位の電極に接続されたト
ランジスタ（２Ｄ）とから構成され、前記平滑コンデン
サ（３）の第二の電極の電位を整流後の直流出力とする
ことを特徴とする整流回路を提供する。この整流回路で
は、構成上各トランジスタのコレクタ電極の電位が基準
電位より下がることがないため、寄生ダイオードの導通
は起こらない。

【００１２】また、本発明は、ダイオードブリッジ回路
を構成するトランジスタ（２Ｃ，２Ｄ）に印加される逆
バイアス電圧の大きさを制限する電圧制限回路を備えた
ことを特徴とする整流回路を提供する。

【００１３】

【発明の実施の形態】次に、本発明の実施の形態を、図
面を用いながら説明する。

【００１４】図１は、本発明の実施形態に係る整流回路
の回路図である。

【００１５】図１の整流回路は、トランジスタ２Ａ〜２
Ｄからなるダイオードブリッジ２と、平滑コンデンサ３
と、整流後の直流の出力端子４により構成される。整流
対象の交流信号は交流電源１から供給される。この整流
回路の特徴は、トランジスタ２Ｃ，２Ｄがコレクタ-ベ
ース間で短絡されているのに対し、トランジスタ２Ａ，
２Ｂがエミッタ−ベース間で短絡されている点にある。

【００１６】ダイオードブリッジ２において、トランジ
スタ２Ａ，２Ｃのエミッタは交流電源１の上側の出力端
子に接続され、トランジスタ２Ｂ，２Ｄのエミッタは交
流電源１の下側の出力端子に接続される。また、トラン
ジスタ２Ｃ，２Ｄのコレクタは接地され、トランジスタ
２Ａ，２Ｂのコレクタは出力端子４に接続される。な
お、ここで接地は基板上の基準電位の配線への接続を意
味する。

【００１７】以下では、交流電源１の上側の端子の電位
が、交流電源１の下側の端子よりも高い電位となる半周
期を正の半サイクル、逆の半周期を負の半サイクルとし
て、動作説明を行う。

【００１８】正の半サイクルでは、トランジスタ２Ａ，
２Ｄが順バイアスとなって導通し、トランジスタ２Ｂ，
２Ｃが逆バイアスとなって遮断する。これにより、交流
電源１の下側の端子の電位は基準電位以下（約−０．７
Ｖ）まで下がり、出力端子４には、交流電源１の上側の
端子と基準電位との電位差に近い正レベルの電圧が印加
される。負の半サイクルでは、各トランジスタの順バイ
アスと逆バイアスの関係が逆転し、トランジスタ２Ａ，
２Ｄが遮断し、トランジスタ２Ｂ，２Ｃが導通する。こ
のため、今度は交流電源１の上側の端子の電位が基準電
位以下（約−０．７Ｖ）まで下がり、出力端子４には、
交流電源１の下側の端子と基準電位との電位差に近い正
のレベルの電圧が印加される。このようにして、交流電
源１からの交流信号はダイオードブリッジ２で全波整流
され、平滑コンデンサ３でリップル成分を軽減されて、
出力端子４に直流となって現れる。

【００１９】各トランジスタのコレクタの電位は、構成
上、基板の電位より下がることはない。このため、整流
ダイオードを構成するトランジスタのコレクタ（Ｎ型半
導体）と、これと構造上隣接した基板（Ｐ型半導体）と
の間の寄生ダイオードが導通することもありえない。

【００２０】このように、図１の整流回路では、エミッ
タ−ベース間を短絡したトランジスタ２Ａ，２Ｂと、コ
レクタ−ベース間短絡のトランジスタ２Ｃ，２Ｄを組み
合わせて用いることで、交流電源１の出力の全サイクル
において寄生ダイオードの導通を防止できる。つまり、
この整流回路によれば、基板を流れる電流によって基準
電位が不安定になったり、整流効率が低下することはな
い。

【００２１】図１と同様の作用は、ＭＯＳ(Metal Oxide
Semiconductor)トランジスタを用いて実現することも
できる。

【００２２】図２に、本発明の他の実施形態に係る整流
回路を示す。図２の整流回路は、図１のトランジスタ２
Ｃ，２Ｄの代わりにＮ型ＭＯＳトランジスタ２Ｅ，２Ｆ
を用いてダイオードブリッジ２を構成し、図１と同様の
作用を得ようとしたものである。Ｎ型ＭＯＳトランジス
タ２Ｅ，２Ｆは、図２に示すように、ドレイン電極とソ
ース電極の一方を接地され、他方を交流電源１の出力端
子に接続される。ゲート電極は他方のＮ型ＭＯＳトラン
ジスタが接続された交流電源１の出力端子に接続され
る。なお、ここでは、使い易さの点からＮ型ＭＯＳトラ
ンジスタを用いているが、Ｐ型ＭＯＳトランジスタを用
いることもできる。

【００２３】上記構成において、正の半サイクルではト
ランジスタ２ＡとＭＯＳトランジスタ２Ｆが導通し、ま
た、負の半サイクルではトランジスタ２ＢとＭＯＳトラ
ンジスタ２Ｅが導通する。これにより、ダイオードブリ
ッジ２では図１と同じ整流動作が行われる。ＭＯＳトラ
ンジスタ２Ｅ，２Ｆのサイズ、すなわちゲート電極の幅
を、ＯＮ時の抵抗が充分小さくなるよう選べば、この整
流回路でも寄生ダイオードが導通することはない。

【００２４】図３に、本発明の他の実施形態に係る整流
回路を示す。図３の整流回路は、図１のトランジスタ２
Ａ，２Ｂの代わりにＮ型ＭＯＳトランジスタ２Ｇ，２Ｈ
を用いて図１と同様の作用を得ようとしたものである。
図３に示すように、Ｎ型ＭＯＳトランジスタ２Ｇ，２Ｈ
はドレイン電極とソース電極の一方を出力端子４に接続
され、他方を交流電源１の出力端子に接続される。ゲー
ト電極は自Ｎ型ＭＯＳトランジスタが接続された交流電
源１の出力端子に接続される。

【００２５】正の半サイクルではＭＯＳトランジスタ２
Ｇとトランジスタ２Ｄが導通し、また、負の半サイクル
ではＭＯＳトランジスタ２Ｈとトランジスタ２Ｃが導通
する。これにより、ダイオードブリッジ２では図１と同
じ整流動作が行われる。この整流回路でも、ＭＯＳトラ
ンジスタ２Ｇ，２ＨのサイズをＯＮ時の抵抗が充分小さ
くなるよう選ぶとこで、寄生ダイオードの導通を防止で
きる。

【００２６】図４に示すように、図１の４個のトランジ
スタを全てＭＯＳトランジスタに置き換えた場合にも図
１と同様の作用および効果を得ることができる。なお、
図４のＭＯＳトランジスタ２Ｅ，２Ｆ，２Ｇ，２Ｈの接
続は、図２及び図３で説明したものと同じである。

【００２７】以上のように、トランジスタのコレクタ
と、これと構造上隣接した基板との間に存在する寄生ダ
イオードが導通することのないよう、トランジスタの接
続および種類を選択することで、基板に電流が流れ込む
問題を解決することができる。

【００２８】次に、半導体素子の耐圧の問題を考える。

【００２９】図１の整流回路ではコレクタ−ベース間を
短絡したトランジスタと、エミッタ−ベース間を短絡し
たトランジスタを併用した。しかし、この二種類のトラ
ンジスタ間では耐圧の点で違いがある。

【００３０】一般にトランジスタでは、コレクタ−ベー
ス間に比べエミッタ−ベース間の逆耐圧が低い。これは
エミッタ接地で使用する場合を考えればわかるように、
トランジスタがコレクタ−ベース間では耐圧を、ベース
−エミッタ間では電流増幅率を優先して設計されている
ことによる。構造により違いはあるが、上記二種類のト
ランジスタ間では、逆バイアス時の耐圧に５〜６倍の差
があるのが普通である。なお、上述したようにエミッタ
−ベース間を短絡したトランジスタは、コレクタ−ベー
スを短絡したものに比べ導通時の内部抵抗が大きく、順
方向電位降下が大きいため、サイズを大きくする必要が
ある。このため、静電破壊に対しても前者の方が強くな
る。つまり、専らコレクタ−ベース間を短絡したトラン
ジスタだけが回路の耐圧を決めることとなり、全体のバ
ランスが良くない。

【００３１】以下では、この問題を解決するための整流
回路について説明する。

【００３２】図５は、本発明の他の実施形態に係る整流
回路の回路図である。図５の回路の特徴は、整流後の直
流の出力端子４に、ツェナーダイオード６１、トランジ
スタ６２、抵抗Ｒ１，Ｒ２，Ｒ３から成る電圧制限回路
６を付加している点にある。ダイオードブリッジ２自体
の整流動作は図１と同じである。

【００３３】図５の回路において、交流電源１の出力が
大きくなり出力端子４の電位がツェナーダイオード６１
のツェナー電圧値を越すと、出力端子４に接続されたツ
ェナーダイオード６１が導通する。これにより出力端子
４側からは、電流がツェナーダイオード６１とそれに直
列に接続された抵抗Ｒ１，Ｒ２に流れる。出力端子４の
電位がさらに高くなると、抵抗Ｒ２の電位の上昇により
トランジスタ６２が導通し、出力端子４側からトランジ
スタ６２を介して抵抗Ｒ３にも電流が流れるようにな
る。これにより、電圧制限回路６は交流電源１の負荷と
なる。交流電源１は、出力インピーダンスが一般に零で
なく、また、供給できる電力にも限界があるので、この
負荷によって出力端子４の電圧はある値に制限される。
これにより、トランジスタ２Ｃ，２Ｄにかかる逆バイア
ス電圧もある値に制限され、トランジスタ２Ｃ，２Ｄは
過電圧から保護される。

【００３４】このように、図５の整流回路では、コレク
タ−ベース間を短絡したトランジスタ２Ｃ，２Ｄの逆バ
イアス電圧のレベルを電圧制限回路６により制限するこ
とで、電圧制限回路６を用いない場合に比べ耐圧を高く
することができる。尚、図５の回路において、抵抗Ｒ３
を取り除きトランジスタ６２のエミッタを接地しても良
い。また、抵抗Ｒ１を導通（０Ω）とすることもでき
る。

【００３５】より簡素な構成の電圧制限回路により図５
と同様の効果を得ることができる整流回路を、図６，図
７に示す。

【００３６】図６の整流回路では、電圧制限回路６は、
コンデンサ３に並列に接続されたツェナーダイオード６
１のみで構成される。この構成では、出力端子４の電圧
がツェナー電圧以下に制限される。ただし、この回路
は、交流電源１の内部インピーダンスが低く、供給電力
の容量が大きいとツェナーダイオード６１が破壊される
ので、使用条件次第で適用できる。

【００３７】図７の整流回路は、電圧制限回路６を４個
のツェナーダイオード６３，６４，６５，６６で構成
し、交流電源１の各出力端子をそれぞれ、直列接続した
の２個のツェナーダイオードを介して接地したものであ
る。この構成も、図６と同様使用条件に制限があるが、
整流回路の入力段で直接電圧を制限するので、整流回路
の素子を確実に保護できる。尚、ここではツェナーダイ
オードを二個ずつ直列に接続することで、ツェナーダイ
オードが順方向に導通するレベルを上げ、順バイアス時
に整流ブリッジの電流の一部が、ツェナーダイオードに
分流する現象を防いでいる。

【００３８】尚、図５〜図７に示した各電圧制限回路６
は、図２〜４に示したＭＯＳトランジスタを用いた整流
回路にも適用できる。

【００３９】

【発明の効果】以上説明したとおり本発明では、集積回
路において寄生ダイオードの導通を起こすことのない整
流回路を提供することができる。さらに、整流回路の耐
圧を高めることができる。

【図面の簡単な説明】

【図１】本発明の実施形態を示す回路図である。

【図２】本発明の他の実施形態を示す回路図である。

【図３】本発明の他の実施形態を示す回路図である。

【図４】本発明の他の実施形態を示す回路図である。

【図５】本発明の他の実施形態を示す回路図である。

【図６】本発明の他の実施形態を示す回路図である。

【図７】本発明の他の実施形態を示す回路図である。

【図８】従来の整流回路の構成例を示す回路図である。

【図９】従来の整流回路の構成例を示す回路図である。

【符号の説明】

１・・・・・・・交流電源２，５・・・・・ダイオードブリッジ３・・・・・・・平滑コンデンサ４・・・・・・・出力端子６・・・・・・・電圧制限回路２Ａ，２Ｂ，２Ｃ，２Ｄ，５Ａ，５Ｂ，５Ｃ，５Ｄ，５
Ｅ，５Ｆ，５Ｇ，５Ｈ６２・・・・・・トランジスタ２Ｅ，２Ｆ，２Ｇ，２Ｈ・・・・・・・ＭＯＳトランジ
スタ６１，６３，６４，６５，６６・・・・ツェナーダイオ
ード

Claims

【特許請求の範囲】

【請求項１】集積回路に内蔵される全波整流形の整流回
路において、外部の交流電源（１）の第一及び第二の端子より供給さ
れた交流信号を整流する、ダイオードブリッジ回路と、
第一および第二の電極を有し前記第一の電極が基準電位
の電極に接続されたコンデンサとを備え、前記ダイオードブリッジ回路は、交流電源（１）の第一の端子にエミッタ電極とベース電
極が接続され、コレクタ電極は平滑コンデンサ（３）の
第二の電極に接続されたトランジスタ（２Ａ）と、交流電源（１）の第一の端子にエミッタ電極が接続さ
れ、コレクタ電極とベース電極が基準電位の電極に接続
されたトランジスタ（２Ｃ）と、交流電源（１）の第二の端子にエミッタ電極とベース電
極が接続され、コレクタ電極は平滑コンデンサ（３）の
第二の電極に接続されたトランジスタ（２Ｂ）と、交流電源（１）の第二の端子にエミッタ電極が接続さ
れ、コレクタ電極とベース電極が基準電位の電極に接続
されたトランジスタ（２Ｄ）とから構成され、前記平滑コンデンサ（３）の第二の電極の電位を整流後
の直流出力とすることを特徴とする整流回路。
【請求項２】集積回路に内蔵される全波整流形の整流回
路において、外部の交流電源（１）の第一及び第二の端子より供給さ
れた交流信号を整流する、ダイオードブリッジ回路と、
第一および第二の電極を有し前記第一の電極が基準電位
の電極に接続されたコンデンサとを備え、前記ダイオードブリッジ回路は、交流電源（１）の第一の端子にエミッタ電極とベース電
極が接続され、コレクタ電極は平滑コンデンサ（３）の
第二の電極に接続されたトランジスタ（２Ａ）と、交流電源（１）の第一の端子にドレイン電極もしくはソ
ース電極が接続され、残るソース電極もしくはドレイン電極が基準電位の電極
に接続され、ゲート電極が交流電源（１）の第二の端子
に接続されたＭＯＳトランジスタ（２Ｅ）と、交流電源（１）の第二の端子にエミッタ電極とベース電
極が接続され、コレクタ電極は平滑コンデンサ（３）の
第二の電極に接続されたトランジスタ（２Ｂ）と、交流電源（１）の第二の出力端子にドレイン電極もしく
はソース電極が接続され、残るソース電極もしくはドレ
イン電極が基準電位の電極に接続され、ゲート電極は交
流電源（１）の第一の端子に接続されたＭＯＳトランジ
スタ（２Ｆ）とから構成され、平滑コンデンサ（３）の第二の電極の電位を整流後の直
流出力とすることを特徴とする整流回路。
【請求項３】集積回路に内蔵される全波整流形の整流回
路において、外部の交流電源（１）の第一及び第二の端子より供給さ
れた交流信号を整流する、ダイオードブリッジ回路と、
第一および第二の電極を有し前記第一の電極が基準電位
の電極に接続されたコンデンサとを備え、前記ダイオードブリッジ回路は、交流電源（１）の第一の端子にドレイン電極もしくはソ
ース電極が接続され、残るソース電極もしくはドレイン
電極が平滑コンデンサ（３）の第二の電極に接続され、
ゲート電極は交流電源（１）の第一の端子に接続された
ＭＯＳトランジスタ（２Ｇ）と、交流電源（１）の第一の出力端子にエミッタ電極が接続
され、コレクタ電極とベース電極が基準電位の電極に接
続されたトランジスタ（２Ｃ）と、交流電源（１）の第二の端子にドレイン電極もしくはソ
ース電極が接続され、残るソース電極もしくはドレイン
電極が平滑コンデンサ（３）の第二の電極に接続され、
ゲート電極は交流電源（１）の第二の端子に接続された
ＭＯＳトランジスタ（２Ｈ）と、交流電源（１）の第二の端子にエミッタ電極が接続さ
れ、コレクタ電極とベース電極は基準電位の電極に接続
されたトランジスタ（２Ｄ）とから構成され、平滑コンデンサ（３）の第二の電極の電位を整流後の直
流出力とすることを特徴とする整流回路。
【請求項４】請求項１，２または３に記載の整流回路に
おいて、前記各トランジスタ（２Ｃ，２Ｄ，２Ｅ，２Ｆ）に印加
される逆バイアス電圧の大きさを制限する電圧制限回路
を備えたことを特徴とする整流回路。
【請求項５】請求項４に記載の整流回路において、前記電圧制限回路は、前記整流後の直流出力が所定の電圧値を越えた場合に導
通するツェナーダイオードと、前記ツェナーダイオードの導通に応じて導通し、前記整
流後の直流出力より電流を吸引するトランジスタとから
構成されたことを特徴とする整流回路。