JPH01240010A

JPH01240010A - 高速パルス生成装置

Info

Publication number: JPH01240010A
Application number: JP63066792A
Authority: JP
Inventors: Teishiro Sakai; 酒井　貞四郎
Original assignee: Mostec Inc; Mostek Corp
Current assignee: Mostec Inc; CTU of Delaware Inc
Priority date: 1988-03-19
Filing date: 1988-03-19
Publication date: 1989-09-25

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、パルスを発生する装置ζこ関する。

［従来の技術］近時１０Ｍ　Ｈｚ　−１，ＱＣＨｚ等の高速のパルスへ
の要望が強いが、この高速パルスは、高周波を発生する
装置と適宜のゲートとの組合せにより生成していた。

［発明が解決しようとする課題］しかしながら、このような従来の高速パルスを発生する
装置においては、ガリウムひ素ゲートやＥＣＬゲートを
用いているため極めて高価な装置になっている。また高
周波を直接発生しているため、周波数安定性が高くはな
かった。

本発明は、上記従来の高速パルス発生装置の課題を考慮
して、安価で同時に周波数安定性を有する高速パルス発
生装置を提供することを目的とする。

［課題を解決するための手段コ請求項１の本発明は、水晶発振回路なとの基本周波数の
パルスを発生する基本パルス発生手段と、その基本周波
数パルスより、基本周波数パルスのパルス周期より小さ
な時間だけ、様々に遅延したパルスを発生する複数個の
遅延手段と、前記基本パルス発生手段及び複数個の遅延
手段の出力を重畳するワイヤードオア（ＯＲ）回路等の
重畳手段とを備え、前記基本周波数より高周波の高速パ
ルスを生成することにより、上記目的を特徴する請求項
２の本発明は、請求項１の発明において、前記遅延手段
がシュミットトリガ−回路を備えて、時定数の安定を計
り、上記目的を達成する。

［作用コ本発明は、上記構成において、前記基本パルス発生手段
が、比較的低周波数の安定した基本周波数パルスを発生
し、前記複数個の遅延手段が、前記基本周波数パルスを
、前記基本周波数パルスのパルス周期より小さな時間、
様々に遅延させ、前記重畳手段がその基本周波数パルス
及び前記各遅延されたパルスを重畳し、前記基本周波数
より高周波の高速パルスを生成する。

［実施例］以下に、本発明をその実施例を示す図面に基づいて説明
する。

第１図は、本発明にかかる高速パルス発生装置の一実施
例を示す回路図である。

基本パルス発生手段１は、基本周波数のパルスを発生す
る手段である。例えば　Ｉ　　　ＭＨ２程度の比較的低
周波のパルスを発生するかうてあって、また安定性の高
い、水晶発振回路なとの手段である。図に示すように、
基本パルス発生手段ｌは、次のような回路から構成され
るや　クロックパルス入力端子ＩＮＰＵＴＩＩは、１６
〜３２ＭＨ２、デユーティ比５０％−５０％のクロック
パルスを入力するための端子である。位相反転手段１２
は、前記入力端子１１に接続され、人力された信号の位
相を反転する７４ＬＳＯ４インバータである。１３は、
Ｊ　Ｉ（−フリップフロップであり、前記位相反転手段
１２の出力端子は、このブリセラ）Ｑ子ＰＲＥ入力に接
続されている。また前記位相反転手段１２の出力端子は
、位相反転手段７４　Ｌ　Ｓ　０４を介して、前記、Ｊ
　Ｋ−フリップフロップのリセット端子ＣＬＲに接続さ
れている。Ｊ　Ｉ（−フリップフロップ１３のＱ出力端
子はｌΩの抵抗Ｒ１６及びＩＯＰのキャパシタンスＣ１
ｌを介してシュミットトリガ回路１４　（７４ＬＳ　１
４）に接続されている。更に、そのシュミットトリガ回
路１４の出力端子はオア（ＯＲ）回路１５（７４Ｓ３２
）の一方の端子に接続されている。また、前記ＪＫ−フ
リップフロップ１３のＱ出力端子は、そのオア（ＯＲ）
回路１５　（７４Ｓ３２）の他方の端子に接続されてい
る。また前記Ｊ　Ｋ−フリップフロップ１３のＱ出力端
子は、ナンド（ＮＡＮＤ）回路１６　（７４Ｓ００）の
一方の端子に接続されている。また、前記オア（ＯＲ）
回路１５の出力端子が、前記ナンＩ’（ＮＡＮＤ）回路
の他方の端子に接続されている。ナンド（ＮＡＮＤ）回
路１６の出力端子は、位相反転手段である反転手段１７
　（７４ＳＯ５）に接続されている。

遅延手段２１〜２５は、前記基本パルス発生手段１によ
り発生た基本周波数パルスより、基本周波数パルスのパ
ルス周期より小さな時間だけ、様々に遅延したパルスを
発生する複数個の手段である０図に示すように、第１の
遅延手段２１は、次のような構成を有する。

コントロール信号入力端子２１１　（ＩＮＰＵＴ２）は
、コントロール１８号ｌが人力される端子である。この
入力端子２１１は、抵抗（Ｒ１）と抵抗（Ｒ２）からな
る分圧回路２１２に接続されている。

この分圧回路２１２の中点はトランジスタ２１３（Ｑｌ
）のベースに接続され、トランジスタ２１３（Ｑｌ）の
導通、非導通を制御している。トランジスタ２１３（Ｑ
ｌ）のコレクタは、前記位相反転手段７４ＬＳＯ４に、
抵抗２１５（Ｒ１１）及びＩＯＰのキャパシタンス２１
４（ＣＩ）を介して接続されている。このキャパシタン
ス２１４は、前記基本パルス発生手段ｌのクロックパル
スを所定時間遅延して人力させるための容量である。

前記接続用抵抗２１５は、シュミットトリガ回路２１７
　（７４ＬＳ　１４）及びキャパシタンス２１　Ｇ　（
ＣＧ）にそれぞれ接続されている。シュミット、トリガ
回路２１８の出力端子は、位相反転手段２１８．２１９
を介して、Ｊ　Ｋフリップフロップ２２１のプリセット
端子に人力されている。このＪ　Ｋフリッププロップ２
２１のＱ出力及びＱ出力は、前記基本パルス発生手段ｌ
の構成と同様に、抵抗Ｒ１７、キャパシタンスＣ１１、
シュミットトリガ回路２２２、オア回路２２３、位相反
転手段２２４．２２５に次々伝達されるようになってい
る。

第２の遅延手段２２は、前記第１の遅延手段２１中の所
定時間遅延されたクロックパルスを更に所定量遅延し、
その遅延信号を、第１遅延手段２１と同様にして、処理
する回路である。

以下、第３、第４、第５遅延手段も同様な構成を有する
手段である。

重畳手段３は、前記基本パルス発生手段１及び複数個の
遅延手段２１，２２．２３．２４．２５の出力を重畳す
る手段である。例えば、図に示すように、ワイヤードオ
ア（ＯＲ）回路である。４は、そのワイヤードオア回路
の出力端子であり、ここから目標とする高速パルス列が
出力される。

次に、本発明の上記実施例の動作を説明する。

第２図は、上記実施例の各部位における信号のタイミン
グチャートである。

第２図（ａ）に示す様な、１６〜３２ＭＨｚ。

５０％−５０％デユーティ比のクロックパルスが、クロ
ックパルス入力端子１１に入力される。人力されたクロ
ックパルスは、位相反転手段１２により位相反転され、
Ｊ　Ｋフリップフロップ１３のプリセット端子に人力さ
れる。他方、その位相反転された信号は、再び位相反転
手段を通じて、前記Ｊ　Ｋフリップフロップ１３のリセ
ット端子に人力される。それにより、そのＪ　Ｋフリッ
プフロップ１３のＱ端子から出力される信号は、第２図
（１））に示す様に、立ち上がる。またＪ　Ｋフリップ
フロップ１３のＱ端子から出力される信号は、第２図（
ｄ）に示す様に立ち下がる。前記Ｑ端子からの信号は、
シュミットトリガ−回路１４へ抵抗Ｒ１６及びキャパシ
タンスＣ１ｌを介して人力される。そのため信号が遅延
する。シュミットトリガ−回路１４からの出力は、第２
図（Ｃ）に示す様に、遅延した方形波となる。オア回路
１５には、その遅延方形波と、前記Ｊ　Ｋフリップフロ
ップ１３のＱ出力が人力される。従って、そのオア回路
１５の出力は、少なくともどちらかの人力信号がハイ（
ＨＩＣ；Ｈ）状態となると、第２図（ｅ）に示すように
、ハイ（ＨＩＧＨ）出力となる。この出力は、前記ナン
ド（ＮＡＮＤ）回路１６に人力される。

また、前記ＪＫフリップフロップ１３のＱ端子の出力が
、前記ナンド回路１６に入力される。従って、人力信号
が共にハイ（ＨＩＧＨ）となる場合のみ、第２図（ｆ）
に示す様に、ナンド回路１６の出力はロウ（ＬＯＷ）状
態となる。この信号は、オーブンコレクタの位相反転手
段１７により第２図（ｇ）に示す様に、パルスが得られ
る。

次に、第１の遅延手段２１のコントロール信号にに端子
２１１にコントロール信号が入力されると、分圧回路２
１２に所定電圧が発生し、トランジスタ２１３が導通す
る。そのため、前記基本パルス発生手段１から前記抵抗
Ｒ１１を介して人力されたクロックパルスが、キャパシ
タンス２１４（ＣＩ）により、所定量遅延させられる。

この遅延させられたクロックパルスは、シュミツトドリ
カ回路２１７を介して、Ｊ　Ｋフリップフロップ２２１
のプリセット端子に入力される。以後、基本パルス発生
手段ｌの場合と同様に、各回路２１８．２１９．２２０
．２２１．２２２．２２３．２２４、により、同じよう
に処理され、オーブンコレクタの位相反転手段２２５か
ら、所定量遅延したパルスが出力される。

また、第３〜第５Ｊ！！延手段２３．２４．２５も同様
にして、更に所定量遅延した複数個のパルスがオーブン
コレクタの位相反転手段から得られる。

前記重畳手段３は、前記基本パルス発生手段ｌ及び前記
各遅延手段２１〜２５から出力された各パルスが、第２
図（ｎ）に示す様に、重畳され、高速パルスが出力端子
４に得られる。

なお、前記遅延手段のキャパシタンス２１４の容量を変
化することにより、最終的に得られる高速パルスの間隔
を自由に変更することが出来る。

また、本発明の構成要素に、ガリウムひそゲートやＥＣ
Ｌ素子等の高速の素子を用いることもできろ。

［発明の効果］本発明は、上述したところから明らかなように、遅延手
段を利用することにより、従来のような高価なガリウム
ひそゲートやＥＣＬ素子を用いることなく、安価なＴＴ
Ｌ素子等を用いることが出来るので、安価で且つ周波数
安定性を有する高速パルスを発生することが出来る。

また、この高速パルスのパルス列をカウントアツプする
ことにより、より低い周波数のパルスを作り出すことが
出来るが、その場合も、安価で周波数安定性を保ちつつ
、非常に高い周波数パルスを利用してそのような低周波
数パルスを作り出すことが出来るので、高精度なパルス
間隔を実現できる。

【図面の簡単な説明】

第１図は、本発明に係る高速パルス生成装置の一実施例
を示す回路図、第２図（ａ）、　（１））、（Ｃ）、　
（ｄ）、　（ｅ）、　（「）、　（ｇ）、　（１１）、
　（１）、　（ｊ）、　（ｋ）、　（ｍ）、　（ｎ）　
は、同実施例の動作を示すタイミングチャートである。１・・・基本パルス発生手段　　　　３・・・重畳手段
４・・・出力端子　２１〜２５・・・第１〜５遅延手段
出願人　株式会社　モスチック　゛イＪＮＺ２代理人　
弁理士　　松　１）正　道

Claims

【特許請求の範囲】

（１）基本周波数のパルスを発生する基本パルス発生手
段と、その基本周波数パルスより、基本周波数パルスの
パルス周期より小さな時間だけ、様々に遅延したパルス
を発生する複数個の遅延手段と、前記基本パルス発生手
段及び複数個の遅延手段の出力を重畳する重畳手段とを
備え、前記基本周波数より高周波の高速パルスを生成す
ることを特徴とする高速パルス生成装置。
（２）前記遅延手段は、シュミットトリガー回路を備え
ることを特徴とする請求項１の高速パルス生成装置。