JPH0482412A - パルス発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 し産業上の利用分野コ 本発明は、主として放電灯制御点灯回路を制御するパル
ス幅変調された出力パルス信号を得るためのパルス発生
装置に関するものである。

［従来の技術］ 従来、放電灯点灯回路を制御するパルス幅変調された出
力パルス信号を得るためのこの種のパルス発生装置は、
マイクロプロセッサを用いて形成され、プログラムによ
ってソフト的に形成される内部カウンタにより所定のオ
ン、オフデユーティ（所定の”Ｈ”区間、”Ｌ”区間）
の出力パルス信号を得るようにしていた。

しかしながら、上述の従来例にあっては、マイクロプロ
セッサのマシンサイクルによってオン、オフデユーティ
の設定精度が規制され、−船釣にマシンサイクルは数μ
ｓｅｃ程度であるので、数μｓｅｃ以下の精度でオン、
オフデユーティを設定することができないという問題が
あり、放電灯を高周波点灯する放電灯点灯装置の周波数
発生凹路として用いる場合に問題があった。

そこで、上述の問題を解決するために、クロック信号を
カウントするプリセッタブルなカウンタ回Ｎ（ロジック
回路）を用いてハード的にパルス幅変調された出力パル
ス信号を得るようにしたものが考えられる。しかしなが
ら、カウンタ回路を用いたものにあっても、″Ｈ″区間
、”Ｌ″区間設定精度はクロック信号の周波数によって
規定されるので、高い設定精度を実現するなめには、高
い周波数のクロック信号を用いる必要があり、クロック
信号の周波数を高くした場合には、高価な回路素子を使
用しなければならず、コストが高くなるという問題があ
った。

また第３図に示すハーフクロック制御方法を用いた回路
が提案されている。

この従来例回路は　出力パルス信号の”Ｈ”区間設定デ
ータおよび”Ｌ”区間設定データをラッチするデータラ
ッチ回路１と、一定周期のクロック信号ＣＬＫをカウン
トし上記両区間設定データが交互にセットされるプリセ
ッタブルなカウンタ回路２と、上記カウンタ回路２から
のリップルキャリー信号ＲＣＹをトリガクロックとする
トグルフリップフロップ回路３とで構成され、両区間設
定データをそれぞれ独立に変化させるパルス幅制御手段
（口承せず）を設けることによりトグルフリップフロッ
プ回路３からパルス幅変調された出力パルス信号ＯＵＴ
を得るようにしたものである。

パルス幅制御手段はマイクロプロセッサにて形成されて
おり、マイクロプロセッサから出力される“Ｈ“区間設
定データ、”Ｌ”区間設定データが上記データラッチ回
路１の入力端子ＩＮ、〜工Ｎ＋２に入力され、タイミン
グ制御回路４から出力されるタイミング信号によってラ
ッチされるようになっている。

ここにデータラッチ回路１はラッチ信号ＬＡＴＣＨＡ、
ＬＡＴＣＨ，によって上記区間設定データをカウンタ回
路２のアリセットデータとして出力するようになってい
る。また、マイクロプロセッサからのハーフクロック制
御信号ＨＬＦも一旦ラッチして信号ＨＡＬＦとして出力
するようになっている。

また、カウンタ回路２は４ビットのブリセ・ｙタプルカ
ウンタを３個用いて１２ビットのカウンタ回路２が形成
され、カウンタ回路２のリップルキャリー信号ＲＣＹが
ハーフクロック制御回路５を介してトグルフリップフロ
ップ回路３にトリガクロック信号として入力されている
。このトグルフリップフロツブ回路３のフリップフロッ
プ出力は２個のインバータを介して出力パルス信号ＯＵ
Ｔとして出力され、同時に、所定のプリセットデータを
上記データラッチ回路１から読み出すための上記イネー
ブル信号ＥＮＡ、ＥＮ、が出力されるようになっている
。

ここに、ハーフクロック制御回路５は、ハーフクロック
制御信号ＨＡＬＦが”Ｈ″のときに、リップルキャリー
信号ＲＣＹ／）立ち上がり（トグルフリ１１７０１７回
路の反転タイミング）を半クロツクだけ右にシフトさせ
、クロック信号ＣＬＫの半クロックの精度（倍精度）で
”Ｈ′″区間、Ｌ”区間の設定を可能にしている。

また、タイミング制御回路４は、ラッチ信号ＬＡＴＣＨ
，ＬＡＴＣＨＡ、ＬＡＴＣＨ，、ＬＴＣＨ、クリア信号
ＣＬＥＡＲ，ロード信号ＬＯＡＤ、ラッチ信号Ｌ　Ｔ　
ＣＨ＋を発生するもので、上記マイクロプロセッサから
出力されるタロツク信号ＣＬＫ、スタート信号５ＴＡＲ
Ｔ、区間データセット信号ＨＬに基づいて所定のタイミ
ング信号を出力し、各回路の動作タイミングを制御する
ようになっている。

この従来例の動作は以下の通りである。

―ず、上記マイクロプロセッサから出力されるスタート
信号５ＴＡＲＴが立ち上がると、システムリセットが行
われ、次に”Ｈ”区間設定データが確定すると、マイク
ロプロセッサから区間データ設定信号ＨＬが立ち上がり
、ラッチ信号ＬＡＴＣＨＡが１パルス出力されてデータ
ラッチ回路１に”Ｈ”区間設定データがラッチされる０
次に、”Ｌ”区間設定データが確定すると、区間データ
設定信号ＨＬの立ち下がりでラッチ信号ＬＡＴＣＨ−が
１パルス出力されて”Ｌ”区間設定データがデータラッ
チ回路１にラッチされる８次に、クリア信号ＣＬＥＡＲ
が”Ｌ”になり、ラッチ信号ＬＴＣＨが１パルス出力さ
れ、イネーブル信号ＥＮｋが“Ｈ”となっていると、”
Ｈ”区間設定データが読み出され、カウンタ回路２にプ
リセラｔ・データをセットするロード信号ＬＯＡＤが出
力されたとき、カウンタ回路２に”Ｈ”区間設定データ
がセットされる。この状態でカウンタ回路２によるクロ
ック信号ＣＬＫのカウントが開始され、カウンタ回路２
の出力Ｑ１〜Ｑ　＋　２が総て”Ｈ”になると、リップ
ルキャリー信号ＲＣＹが出力される。このリップルキャ
リー信号ＲＣＹによってイネーブル信号Ｅ　Ｎ　ａがｓ
′Ｈ”になり、同時に出力パルス信号０ＵＴｔ、”　Ｈ
”になる、すると、“Ｌ”区間設定データがカウンタ回
路２にプリセットされ、第４図（ａ）に示すクロック信
号ＣＬＫのカウントが開始され、リップルキャリー信号
ＲＣＹが得られると、出力パルス信号が”Ｌ”になると
ともにイネーブル信号ＥＮＡが”Ｈ”になり、上述の動
作を繰り返すようになっている。

したがって、両区間設定データに基づいて出力パルス信
号ＯＵＴの”Ｈ”区間および”Ｌ”区間が任意に（１２
ビットの範囲で）設定でき、オン、オフデユーティを設
定できるようになっている。

次に上記マイクロコンピュータから出力されるハーフク
ロック制御信号ＨＬＦ（すなわち、データラッチ回路１
から出力される信号ＨＡＬＦ）が”Ｌ”の場合には、リ
ップルキャリー信号ＲＣＹはそのままトグルフリップフ
ロツブ回路３のトリガクロックとなり、リップルキャリ
ー信号ＲＣＹの立ち上がりに同期して出力パルス信号Ｏ
ＵＴの反転が行われる。一方、ハーフクロック制御信号
ＨＬＦが”Ｈ”になると、第４図（ｂ）に示すようにリ
ップルキャリー信号ＲＣＹの立ち上がりが半クロックだ
け右にシフトし、このシフトされたリップルキャリー信
号ＲＣＹがトグルフリップフロツブ回路３のトリガクロ
ックとなって出力パルス信号ＯＵＴの反転動作が行われ
る。従ってハーフクロック制御信号ＨＬＦが”Ｈ”の場
合、”Ｈ”区間あるいは”Ｌ”区間を、区間設定データ
にて設定される場合に比べてクロック信号ＣＬＫの半り
ロック分だけ第４図（ｃ）に示すように広くでき、クロ
ック信号ＣＬＫの周波数を高くすることなく、”Ｈ”区
間および”Ｌ”区間の設定精度を倍にすることができ、
安い回路素子を用いることができるので、コストを安く
できるようになっている。また、ハーフクロック制御信
号ＨＬＦを区間データ設定信号ＨＬと同期させることに
より、自動でハーフクロック制御を行うことができると
いう特徴がある。

［発明が解決しようとする課題］ ところが第３図従来例では周期を一定にすると、オンデ
ユティを半クロックずらした場合、オフデユティが半ク
ロックずれるという状態になり、もしオフデユティを一
定としたい条件があると、オフデユティがふらつくとい
・つな欠点があった。

本発明は上述の問題点に鑑みて為されたもので、その目
的とするところはオン、オフデユーティの倍の設定精度
を実現でき、コストを安くすることができるパルス発生
装置を提供することにある。

［課題を解決するための手段］ 本発明のパルス発生装置は、出力パルス信号の”Ｈ”区
間設定データおよび”Ｌ”区間設定データをラッチする
データラッチ回路と、一定周期のクロック信号をカウン
トし上記両区間設定データが交互にセットされるプリセ
ッタブルなカウンタ回路と、上記カウンタ回路からのリ
ップルキャリー信号をトリガクロック信号とするトグル
フリップフロップ回路とで構成され、両区間設定データ
をそれぞれ独立に変化させるパルス幅制御手段を設ける
ことにより、上記トグルフリップフロップ回路からパル
ス幅変調された出力パルス信号を得るようにしたパルス
発生装置であって、２ビットのハーフクロック制御信号
の組み合わせにてリップルキャリー信号の立ち上がりを
半クロックだけ適宜シフトさせてトリガクロック信号を
形成するハーフクロック制御回路を設けたものである。

［作　用］ 本発明は上述のように構成されており、マイクロプロセ
ッサの内部カウンタを用いて”Ｈ”区間および”Ｌ”区
間を設定していた場合にようにマイクロプロセッサのマ
シンサイクルにてオン、オフデユーティの設定精度が規
制されることがなく、マシンサイクルに関係なく”Ｈ”
区間および”Ｌ”区間を任意に設定することができ、オ
ン、オフデユーティの設定精度を高くすることができる
ようになっている。また、２ビットのハーフクロック制
御信号の組み合わせにてリップルキャリー信号の立ち上
がりを半クロックだけ適宜シフトさせてトリガクロック
信号を形成するハーフクロック制御回路を設けているの
で、２ビットのハーフクロック制御信号の組み合わせに
より４種類のパルス幅変調された出力波形が得られ、オ
ンデユーテイ、オフデユティを夫々独立してハーフクロ
・ツク制御ができる。

［実施例］ 第１区は本発明の実施例の具体回路を示しており、この
実施例ではデータラッチ回路１は８ビットの”Ｈ”区間
設定データおよび”Ｌ”区間設定データをラッチすると
ともにマイクロコンピュータから出力されるハーフクロ
ック制御信号ＨＬＦ、ＨＬＦ２をラッチするようになっ
ており、このラッチしたハーフクロック制御信号ＨＬＦ
、、ＨＬ　Ｆ　ｙに対応して信号ＨＡＬＦ、、ＨＡＬＦ
、がデータラッチ回路１からハーフクロック制御回路５
へ出力するようになっている。ハーフクロック制御回路
５はカウンタ回路２のリップルキャリー信号ＲＣＹ、を
上記の信号ＨＡＬＦ１．ＨＡＬＦ２の組み合わせで、半
クロックだけシフトさせ、クロック信号ＣＬＫの半りッ
ロクの精度で“Ｈ”区間、“Ｌ”区間を夫々独立して制
御することができるようになっている点で従来例回路と
異なっており、タイミング制御回路４、データラッチ回
路１及びカウンタ回路２の動作は基本的に従来例と同様
である。

次に本発明の要部であるハーフクロック制御信号の動作
を説明する、いま、マイクロコンピュータから出力され
るハーフクロック制御信号ＨＬＦ、ＨＬＦ、（すなわち
、データラッチ回路１から出力される信号ＨＡ　Ｌ　Ｆ
　＋　、　ＨＡ　Ｌ　Ｆ　２　）力じＬ”の場合には、
カウンタ回路２のリップルキャリー信号ＲＣＹ、はその
ままトグルフリップフロツブ回路３のトリガクロックと
なるリップルキャリー信号ＲＣＹとなって、このリップ
ルキャリー信号ＲＣＹの立ち上がりに同期して出力パル
ス信号ＯＵＴの反転が行われる。

この場合第２図（ａ）に示すクロック信号ＣＬＫに対し
て例えば５個分のパルス幅を持つオンデユティ、オフデ
ユティの出力パルス信号ＯＵＴが第２図（ｂ）に示すリ
ップルキャリー信号ＲＣＹ　（ＲＣＹ、）に同期して第
２図（ｃ）のように出力される。　一方、ハーフクロッ
ク制御信号ＨＬＦＨＬＦ２が”Ｌ”、“Ｈ”になると、
つまり信号ＨＡＬＦ、、ＨＡＬＦ２が”Ｌ”、“Ｈ″に
なると、オンデユーテイの幅をクロック信号ＣＬＫの５
．５個分、オフデユーティの幅を上記と同様に５個分と
するように、オンデユーテイの立ち下がりに対応するリ
ップルキャリー信号ＲＣＹを第２図（ｄ）に示すように
半クロックだけ右にシフトさせてトグルフリップフロッ
プ回路３のトリガクロックとしている。

したがって、第２図（ｅ）に示すように“Ｈ”区間がク
ロック信号ＣＬＫの５．５個の幅となって、“Ｈ”区間
設定データにて設定される場合に比べてクロック信号Ｃ
ＬＫの半クロツク分だけ広くでき、クロック信号ＣＬＫ
の周波数を高くすることなく、”Ｈ”区間および”Ｌ”
区間の設定精度を倍にすることができる。

またハーフクロック制御信号ＨＬＦ、、ＨＬＦ。

が”Ｈ”、“Ｌ”になると、つまり信号ＨＡＬＦＨＡＬ
Ｆ２が”Ｈ”、“Ｌ“になると、オンデユーテイの幅を
クロック信号ＣＬＫの５個分、オフデユーティの幅を上
記と同様に５，５個分とするように、オンデユーテイの
立ち上がりに対応するリップルキャリー信号ＲＣＹを第
２図（ｆ＞に示すように半クロックだけ右にシフトさせ
てトグルフリップフロップ回路３のトリガクロックとし
ている。

従って、第２図（ｇ）に示すように“Ｌ”区間がクロッ
ク信号ＣＬＫの５．５個の幅となって、“Ｌ”区間設定
データにて設定される場合に比べてクロック信号ＣＬＫ
の半りロック分だけ広くできる。

また更にハーフクロック制御信号ＨＬＦ、、ＨＬ　Ｆ　
２が”Ｈ”、“Ｈ”になると、つまり信号ＨＡＬＦ、、
ＨＡＬＦ２が”Ｈ”、”Ｈ”になると、オンデユーテイ
の幅及びオフデユーティの幅を共に５゜５個分とするよ
うに、オンデユーテイの立ち下がり及びオフデユーティ
の立ち上がりに対応するリップルキャリー信号ＲＣＹを
第２図（ｈ）に示すように半クロックだけ右にシフトさ
せてトグル７９１１７０７１回路３のトリガクロックと
している。

従って、第２図（ｉ）に示すように“Ｌ”及びＨ”区間
がクロック信号ＣＬＫの５．５個の幅となって、“Ｌ”
及び“Ｈ″区間設定データにて設定される場合に比べて
クロック信号ＣＬＫの半りロック分だけ広くできる。

Ｃ発明の効果］ 本発明は上述のように構成されており、　本発明は上述
のように構成されており、マイクロプロセッサの内部カ
ウンタを用いて”Ｈ”区間および”Ｌ”区間を設定して
いた場合にようにマイクロプロセッサのマシンサイクル
にてオン、オフデユーティの設定精度が規制されること
がなく、マシンサイクルに関係なく”Ｈ″区問よび”Ｌ
”区間を任意に設定することができ、オン、オフデユー
ティの設定精度を高くすることができ、また２ビットの
ハーフクロック制御信号の組み合わせにてリップルキャ
リー信号の立ち上がりを半クロックだけ適宜シフトさせ
てトリガクロック信号を形成するハーフクロック制御回
路を設けているので、２ビットのハーフクロック制御信
号の組み合わせにより４種類のパルス幅変調された出力
波形が得られ、オンデユーテイ、オフデーユティを夫々
独立してハーフクロック制御ができ、その結果従来のよ
うなふらつきが生じることがなく細かなりロック制御が
行え、しかも従来の半分の基本クロックを用いることが
可能であるという効果がある。

【図面の簡単な説明】

第１図は本発明一実施例の回路図、第２図は同上の動作
説明図、第３図は従来例の回路図、第４図は同上の動作
説明図である。 １はデータラッチ回路、２はカウンタ回路、３はトグル
フリップフロップ回路、４はタイミング制御回路、５は
ハーフクロック制御回路である。 代理人　弁理士　石　１）長　七

Claims (1)

【特許請求の範囲】
1. （１）出力パルス信号の”Ｈ”区間設定データおよび”
   Ｌ”区間設定データをラッチするデータラッチ回路と、
   一定周期のクロックをカウントし上記両区間設定データ
   が交互にセットされるプリセッタブルなカウンタ回路と
   、上記カウンタ回路からのリップルキャリー信号をトリ
   ガクロックとするトグルフリップフロップ回路とで構成
   され、両区間設定データをそれぞれ独立に変化させるパ
   ルス幅制御手段を設けることにより、上記トグルフリッ
   プフロップ回路からパルス幅変調された出力パルス信号
   を得るようにしたパルス発生装置であつて、２ビットの
   ハーフクロック制御信号の組み合わせにてリップルキャ
   リー信号の立ち上がりを半クロックだけ適宜シフトさせ
   、トリガクロック信号を形成するハーフクロック制御回
   路を設けたことを特徴とするパルス発生装置。