JPH01241162A - 半導体装置のアルミニウム配線 - Google Patents
半導体装置のアルミニウム配線Info
- Publication number
- JPH01241162A JPH01241162A JP6744988A JP6744988A JPH01241162A JP H01241162 A JPH01241162 A JP H01241162A JP 6744988 A JP6744988 A JP 6744988A JP 6744988 A JP6744988 A JP 6744988A JP H01241162 A JPH01241162 A JP H01241162A
- Authority
- JP
- Japan
- Prior art keywords
- aluminum
- wiring
- film
- melting point
- point metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置のアルミニウム配線に係り、特にホ
トリソグラフィ時のハレーションやアルミニウム配線の
エレクトロマイグレーション、スリット断線、ヒロック
防止に好適なアルミニウム配線の形成方法に関する。
トリソグラフィ時のハレーションやアルミニウム配線の
エレクトロマイグレーション、スリット断線、ヒロック
防止に好適なアルミニウム配線の形成方法に関する。
従来は、特開昭５６−１５３３号に記載のようにハレー
ション防止策として、アルミニウム膜形成後その上にシ
リコン膜を堆積し、アルミニウム膜とシリコン膜の間で
の光の干渉を利用してハレーションを防止していた。又
、ＴｉＮを反射防出膜として使用した例として、第３４
回応用物理学関係連合講演会昭和６２年春季第５１１項
に述べられているが、配線を加工後ＴｉＮを除去してい
るので。
ション防止策として、アルミニウム膜形成後その上にシ
リコン膜を堆積し、アルミニウム膜とシリコン膜の間で
の光の干渉を利用してハレーションを防止していた。又
、ＴｉＮを反射防出膜として使用した例として、第３４
回応用物理学関係連合講演会昭和６２年春季第５１１項
に述べられているが、配線を加工後ＴｉＮを除去してい
るので。
配線の信頼性は従来のＡＱ−８ｉと同様であった。
又、従来の配線構造（１ｗｔ％Ｓｉ入りアルミニウム）
においては、エレクトロマイグレーション、ストレスマ
イグレーション、ヒロック発生等の問題点があった。
においては、エレクトロマイグレーション、ストレスマ
イグレーション、ヒロック発生等の問題点があった。
上記従来技術は、被覆シリコン膜がアルミニウム膜中に
拡散し、シリコン含有率を増加させることによるアルミ
ニウム膜中でのシリコン粒析出の増加、及びアルミニウ
ム配線（１％シリコン入り）における、ストレスマイグ
レーション、エレクトロマイグレーション、ヒロック発
生等の点について配慮がされておらず、アルミニウム配
線の信頼性について大きな悪影響を与えてしまうという
問題があった。
拡散し、シリコン含有率を増加させることによるアルミ
ニウム膜中でのシリコン粒析出の増加、及びアルミニウ
ム配線（１％シリコン入り）における、ストレスマイグ
レーション、エレクトロマイグレーション、ヒロック発
生等の点について配慮がされておらず、アルミニウム配
線の信頼性について大きな悪影響を与えてしまうという
問題があった。
本発明の目的はアルミニウム配線形成時のりソゲラフイ
エ程でのハレーションを防止し、かつアルミニウム配線
のエレクトロマイグレーション。
エ程でのハレーションを防止し、かつアルミニウム配線
のエレクトロマイグレーション。
ストレスマイグレーション、ヒロック等を防止し。
信頼性の高いアルミニウム配線を提供することにある。
〔問題点を解決するための手段〕
上記目的は、従来のアルミニウム配線構造を、下記に示
すいずれかの構造とすることにより、達成される。
すいずれかの構造とすることにより、達成される。
１、アルミニウム配線の上にＴｉＮ、ＴａＮ。
ＺｒＮ、ＨｆＮ等の高融点金属の窒化膜を形成する。
２、アルミニウム配線の間に、上記高融点金属の窒化膜
を形成する。
を形成する。
３、上記２の構造のアルミニウム上に、上記高融点金属
の窒化膜を形成する。
の窒化膜を形成する。
水銀ランプのｉ線、ｇｍに対するＴｉＮ等の高融点金属
窒化膜の反射率は、現在ハレーション防止として用いて
いるＳｉとほぼ同じであるため。
窒化膜の反射率は、現在ハレーション防止として用いて
いるＳｉとほぼ同じであるため。
ハレーションの効果は従来方法と同程度と考えられる。
また、これらの窒化膜のＡＱとの反応性も低いことから
、配線形成後の熱処理等により、ＡＱ配線に影響を及ぼ
すことはない、さらにＴｉＮのような高融点金属の窒化
物膜をＡｆｉ膜上に用いると、熱処理によるＡＱ粒子が
移動し、応力の変化に伴ない発生するヒロックにおいて
も、上記高融点金属の窒化膜は熱処理においても、ＡＱ
粒子の移動をおさえるので膜の表面での移動が生じにく
い。そのためＡＱのヒロック発生を防止できる。
、配線形成後の熱処理等により、ＡＱ配線に影響を及ぼ
すことはない、さらにＴｉＮのような高融点金属の窒化
物膜をＡｆｉ膜上に用いると、熱処理によるＡＱ粒子が
移動し、応力の変化に伴ない発生するヒロックにおいて
も、上記高融点金属の窒化膜は熱処理においても、ＡＱ
粒子の移動をおさえるので膜の表面での移動が生じにく
い。そのためＡＱのヒロック発生を防止できる。
この高融点金属の窒化膜をＡＱ配線の表面及び間に用い
ることにより、Ａｆｌの応力によって発生するストレス
マイグレーションについても、この高融点金属の窒化膜
がＡＱの移動を妨げるため、その発生を抑制することが
でき、さらにエレクトロマイグレーションにおいても、
この高融点金属の窒化膜があることにより、ボイド形成
がＡＱ配線全体に生じることはないため、信頼度が向上
する。
ることにより、Ａｆｌの応力によって発生するストレス
マイグレーションについても、この高融点金属の窒化膜
がＡＱの移動を妨げるため、その発生を抑制することが
でき、さらにエレクトロマイグレーションにおいても、
この高融点金属の窒化膜があることにより、ボイド形成
がＡＱ配線全体に生じることはないため、信頼度が向上
する。
以下、本発明の実施例を第】図により説明する。
第１図（ａ）〜（ｄ）は本発明の一実施例としてｎ−チ
ャンネルＭＯＳトランジスタのｉｎ工程の流れを示すも
ので、それぞれ各工程における断面図である。
ャンネルＭＯＳトランジスタのｉｎ工程の流れを示すも
ので、それぞれ各工程における断面図である。
まず、第１図（ａ）に示すように比抵抗１０Ω信のｐ型
（１００）シリコン基板１を局部的に酸化し、７００ｎ
ｍの素子間分離用シリコン酸化膜２を形成する。続い１
２０ｎｍ厚のゲート酸化膜３を形成した後、当該ＭＯＳ
トランジスタのしきい値電圧調整のため、はう素をイオ
ン打込み法によって該素子全面に６０ｋｅＶで６Ｘ１０
１１ｅｌｌ−”打込む０次に低圧ＣＶＤ法により３００
ｎｍの多結晶シリコン４を形成する。その後、ＰＯ（１
ｇ。
（１００）シリコン基板１を局部的に酸化し、７００ｎ
ｍの素子間分離用シリコン酸化膜２を形成する。続い１
２０ｎｍ厚のゲート酸化膜３を形成した後、当該ＭＯＳ
トランジスタのしきい値電圧調整のため、はう素をイオ
ン打込み法によって該素子全面に６０ｋｅＶで６Ｘ１０
１１ｅｌｌ−”打込む０次に低圧ＣＶＤ法により３００
ｎｍの多結晶シリコン４を形成する。その後、ＰＯ（１
ｇ。
Ｏｘの混合ガス中で熱処理を行ない、多結晶シリコン膜
４中にリンを拡散させる。続いてホトレジストをマスク
としてＣＦａ系ガスを用いたプラズマエツチング法によ
り多結晶シリコン膜４を所望の形状に加工し、その後上
記ホトレジストを除去する０次いでひ素を該素子全面に
８０ｋｅＶで５Ｘ １０ ”（！ＩＩ−”イオン打込み
を行なう。
４中にリンを拡散させる。続いてホトレジストをマスク
としてＣＦａ系ガスを用いたプラズマエツチング法によ
り多結晶シリコン膜４を所望の形状に加工し、その後上
記ホトレジストを除去する０次いでひ素を該素子全面に
８０ｋｅＶで５Ｘ １０ ”（！ＩＩ−”イオン打込み
を行なう。
続いて第１図（ｂ）に示すように、１０ｍｏＱ％のリン
硅酸ガラス５をＣＶＤ法により５００ｎｍの厚さに堆積
させる。次にＣＦａ系プラズマエツチング法により、リ
ン硅酸ガラス５にコンタクト孔６を開ける。
硅酸ガラス５をＣＶＤ法により５００ｎｍの厚さに堆積
させる。次にＣＦａ系プラズマエツチング法により、リ
ン硅酸ガラス５にコンタクト孔６を開ける。
次いで第１図（ｃ）に示すように１ｗｔ％のシリコンを
含んだアルミニウム膜７を３５０ｎｍ形成する。次に窒
化チタン膜８を反応性スパッタ法で１１００ｎ形成し１
次に１ ｗ ｔ％のシリコンを含んだアルミニウム膜７
を３５０ｎｍ形成する。
含んだアルミニウム膜７を３５０ｎｍ形成する。次に窒
化チタン膜８を反応性スパッタ法で１１００ｎ形成し１
次に１ ｗ ｔ％のシリコンを含んだアルミニウム膜７
を３５０ｎｍ形成する。
次に窒化チタン膜８を反応性スパッタ法で１１００ｎ形
成する。
成する。
その後第１図（ｄ）に示すように、ホトレジストをマス
クとしてＢ ＣＱ ａ系ガスを用いたプラズマエツチン
グ法で窒化チタン膜、アルミニウム膜を所望の形状に加
工し、その後上記ホトレジストを除去する。続いて４５
０℃、３０分間の水素処理を行なった後、パッシベーシ
ョン膜９を形成してＭＯＳトランジスタが完成する。
クとしてＢ ＣＱ ａ系ガスを用いたプラズマエツチン
グ法で窒化チタン膜、アルミニウム膜を所望の形状に加
工し、その後上記ホトレジストを除去する。続いて４５
０℃、３０分間の水素処理を行なった後、パッシベーシ
ョン膜９を形成してＭＯＳトランジスタが完成する。
本実施例によれば、アルミニウム膜のシリコン含有量を
増やすことはなく、ストレスマイグレーション、エレク
トロマイグレーションにおいても高い信頼性があるアル
ミニウム配線を形成できる６本実施例では、ＭＯＳトラ
ンジスタへの適用例を示したが１本発明はこれに限らず
アルミニウムを配線材料として用いるすべての半導体装
置に適用可能である。また、本実施例では、ＴｉＮを用
いたが、 ’Ｉ” ａ Ｎ 、 ７． ｒ Ｎ 、 Ｈ
ｆ Ｎ等の高融点金属の窒化膜も用いることができ、そ
の形成方法としては１反応性スパッタ法、窒化物ターゲ
ットのスパッタ法、ＣＶＯ法、金属（１）Ｎｚ 、ＮＨ
３ガス等による窒化法等がある。
増やすことはなく、ストレスマイグレーション、エレク
トロマイグレーションにおいても高い信頼性があるアル
ミニウム配線を形成できる６本実施例では、ＭＯＳトラ
ンジスタへの適用例を示したが１本発明はこれに限らず
アルミニウムを配線材料として用いるすべての半導体装
置に適用可能である。また、本実施例では、ＴｉＮを用
いたが、 ’Ｉ” ａ Ｎ 、 ７． ｒ Ｎ 、 Ｈ
ｆ Ｎ等の高融点金属の窒化膜も用いることができ、そ
の形成方法としては１反応性スパッタ法、窒化物ターゲ
ットのスパッタ法、ＣＶＯ法、金属（１）Ｎｚ 、ＮＨ
３ガス等による窒化法等がある。
本発明によれば、アルミニウム膜中のシリコン含有量を
増加させることはなく、シリコン析出量が増加しコンタ
クト孔部分の電気的接触が悪くなることはない、また、
アルミニウム上及びその間に窒化チタン膜等の高融点金
属の窒化膜を堆積させることにより、アルミニウム配線
のヒロックを防止し、エレクトロマイグレーションやス
トレスマイグレーション等においても大きな効果がある
。
増加させることはなく、シリコン析出量が増加しコンタ
クト孔部分の電気的接触が悪くなることはない、また、
アルミニウム上及びその間に窒化チタン膜等の高融点金
属の窒化膜を堆積させることにより、アルミニウム配線
のヒロックを防止し、エレクトロマイグレーションやス
トレスマイグレーション等においても大きな効果がある
。
第１図（ａ）〜（ｄ）は本発明の一実施例を示すＭＯＳ
トランジスタの製造工程の加工部断面図である。
トランジスタの製造工程の加工部断面図である。
Claims (1)
- 【特許請求の範囲】 １、アルミニウムもしくはアルミニウム合金膜及び、Ｔ
ｉＮ、ＴａＮ、ＺｒＮ、ＨｆＮ等の高融点金属窒化物膜
から成る二層重ね膜で、上記高融点金属窒化物膜が上層
に存在することを特徴とする半導体装置のアルミニウム
配線。 ２、アルミニウムもしくはアルミニウム合金膜から成る
配線層の間に少なくとも一層以上のＴｉＮ、ＴａＮ、Ｚ
ｒＮ、ＨｆＮ等の高融点金属窒化物層が存在することを
特徴とする半導体装置のアルミニウム配線。 ３、アルミニウムもしくはアルミニウム合金膜から成る
配線層の間に少なくとも一層以上のＴｉＮ、ＴａＮ、Ｚ
ｒＮ、ＨｆＮ等の高融点金属窒化物層が存在し、かつ上
記配線層の上層にもＴｉＮ、ＴａＮ、ＺｒＮ、ＨｆＮ等
の高融点金属窒化物層が存在することを特徴とする半導
体装置のアルミニウム配線。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6744988A JPH01241162A (ja) | 1988-03-23 | 1988-03-23 | 半導体装置のアルミニウム配線 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6744988A JPH01241162A (ja) | 1988-03-23 | 1988-03-23 | 半導体装置のアルミニウム配線 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01241162A true JPH01241162A (ja) | 1989-09-26 |
Family
ID=13345245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6744988A Pending JPH01241162A (ja) | 1988-03-23 | 1988-03-23 | 半導体装置のアルミニウム配線 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01241162A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5302538A (en) * | 1992-08-04 | 1994-04-12 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing field effect transistor |
| US5972786A (en) * | 1992-01-21 | 1999-10-26 | Sony Corporation | Contact hole structure in a semiconductor and formation method therefor |
| US9330940B2 (en) | 2001-02-28 | 2016-05-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
-
1988
- 1988-03-23 JP JP6744988A patent/JPH01241162A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5972786A (en) * | 1992-01-21 | 1999-10-26 | Sony Corporation | Contact hole structure in a semiconductor and formation method therefor |
| US5302538A (en) * | 1992-08-04 | 1994-04-12 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing field effect transistor |
| US9330940B2 (en) | 2001-02-28 | 2016-05-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4937652A (en) | Semiconductor device and method of manufacturing the same | |
| US4267012A (en) | Process for patterning metal connections on a semiconductor structure by using a tungsten-titanium etch resistant layer | |
| US5369053A (en) | Method for patterning aluminum metallizations | |
| JPH01241162A (ja) | 半導体装置のアルミニウム配線 | |
| JPS59200418A (ja) | 半導体装置の製造方法 | |
| EP0415526A2 (en) | Semiconductor device having wiring layers | |
| US5946599A (en) | Method of manufacturing a semiconductor IC device | |
| JPH06267959A (ja) | 半導体装置の製造方法 | |
| JP3179065B2 (ja) | 半導体素子の製造方法 | |
| JPH01243548A (ja) | 半導体装置およびその製造方法 | |
| KR950005258B1 (ko) | 블랭킷 cvd 텅스텐 형성방법 | |
| JPS62219921A (ja) | 半導体装置 | |
| JP2785482B2 (ja) | 半導体装置の製造方法 | |
| JPS5966165A (ja) | 電極配線およびその製造方法 | |
| JPS62165328A (ja) | 酸化後の金属合金化方法 | |
| JPS6242560A (ja) | 半導体装置の電極 | |
| JPH0441510B2 (ja) | ||
| JP3641488B2 (ja) | 多層配線構造の形成方法 | |
| JPS62235775A (ja) | 半導体装置およびその製造方法 | |
| JP2790514B2 (ja) | 半導体装置の製造方法 | |
| JPH07321205A (ja) | 半導体素子の金属配線形成方法 | |
| JPH05102156A (ja) | 半導体装置 | |
| JPH0389522A (ja) | 半導体装置の配線形成方法 | |
| JPS6249644A (ja) | 半導体装置の製造方法 | |
| JPH0955474A (ja) | 半導体記憶装置およびその製造方法 |