JPH01241175A - 非晶質シリコン薄膜トランジスタの製造方法 - Google Patents

非晶質シリコン薄膜トランジスタの製造方法

Info

Publication number
JPH01241175A
JPH01241175A JP63068697A JP6869788A JPH01241175A JP H01241175 A JPH01241175 A JP H01241175A JP 63068697 A JP63068697 A JP 63068697A JP 6869788 A JP6869788 A JP 6869788A JP H01241175 A JPH01241175 A JP H01241175A
Authority
JP
Japan
Prior art keywords
silicon layer
amorphous silicon
impurity
layer
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63068697A
Other languages
English (en)
Inventor
Noboru Motai
罍　昇
Yoshihisa Ogiwara
荻原　芳久
Yasunari Kanda
泰成 神田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Precision Circuits Inc
Seikosha KK
Original Assignee
Nippon Precision Circuits Inc
Seikosha KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Precision Circuits Inc, Seikosha KK filed Critical Nippon Precision Circuits Inc
Priority to JP63068697A priority Critical patent/JPH01241175A/ja
Priority to US07/322,842 priority patent/US4916090A/en
Publication of JPH01241175A publication Critical patent/JPH01241175A/ja
Priority to US07/626,375 priority patent/US5045905A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/12—Diffusion of dopants within, into or out of semiconductor bodies or layers between a solid phase and a gaseous phase
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/17—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material
    • H10P32/171—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material being group IV material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/03—Diffusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/034—Diffusion of boron or silicon

Landscapes

  • Thin Film Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野］ 本発明は非晶質シリコン（以下、ａ−３ｔという）薄膜
トランジスタ（以下、ＴＰＴいう）の製造方法に関する
ものである。
［従来の技術］ ａ−ＳｉＴＦＴは、アクティブマトリクス型液晶表示器
等への応用を目指して各所で研究開発が行われている。
第５図は上記ａ−３ｉＴＦＴを示した断面図である。同
図において、１は絶縁性基板、２はゲート電極、３はゲ
ート絶縁層、４は非晶質シリコン層、５はリンを適量含
んだｎ型シリコン層、６はソース電極、７はドレイン電
極、８はソース配線、９は画素電極、１０は保護絶縁層
、１１は遮光層、１２は配向膜である。同図のようにゲ
ート電極２とソース電極６及びドレイン電極７が、ゲー
ト絶縁層３、非晶質シリコン層４を挟んで対向して形成
され、しかもゲート電極２がソース電極６及びドレイン
電極７よりも絶縁性基板１側に形成された構造を有する
ＴＰＴを、逆スタガー型のＴＰＴという。
［解決しようとする課題］ 第６図は、上記逆スタガー型のａ−ＳｉＴＰＴの静特性
を示したものである。
同図（ａ）において、横軸はゲート電圧Ｖｇを表し、縦
軸はドレイン電流１ｄを表している。同図（ｂ）は測定
回路を表わしたものであるが、ソース・ドレイン間の電
圧Ｖｄ５＝７．５　（ボルト）を一定にし、遮光層に印
加する電圧ｖｂをｖｂ−０（ボルト）または７−１０（
ボルト）としている。
同図（ａ）かられかるように、Ｖｂ−−１０（ボルト）
ではドレイン電流ＩｄがＶｇ−０＜ボルト）付近から立
ち上がっているのに対し、ｖｂ−。
（ボルト）ではドレイン電流１ｄはＶｇ−−１５（ボル
ト）付近から立ち上がり、明らかに両特性は異なったも
のとなっている。
第７図は、上記特性の違いが生じる理由を示したもので
ある。通常ＴＰＴを流れる電流は、ゲート絶縁層３と非
晶質シリコン層４の界面を流れる電流、即ち同図に示さ
れるＡの経路を流れる電流が主たるものとなっている。
しかしながらＴＰＴでは、保護絶縁層１０と非晶質シリ
コン層４の界面にも同図に示されるＢの電流経路が存在
する。
従って、第６図の特性では、Ｖｂ−−１０（ボルト）の
ときは上記電流経路Ｂが遮断され、一方Ｖｂ−０（ボル
ト）では同電流経路が遮断されず、同図のような特性に
なる。即ち、Ｖｂ−０（ボルト）のときのＶｇ−−１５
（ボルト）付近からの立ち上がり電流は、上記電流経路
Ｂによるものである。
ところで、通常の使用状態では遮光層に電圧が印加され
ないためＴＰＴの静特性はＶｂ−０（ボルト）の特性の
ようになる。この様な特性は、ＴＰＴのオフ電流の増加
をもたらし、使用上はなはだ不都合であった。
本発明は、上記従来の課題に対してなされたものであり
、ＴＰＴのオフ電流を減少させることを目的としている
。
〔課題を解決するための手段］ 本発明は非晶質シリコン層の、ゲート電極と対向しない
背面側をアクセプタとなる不純物を含んだガスを少なく
とも有する気相雰囲気に晒し、電界または光のエネルギ
ーにより上記不純物を活性化させ、上記活性化した不純
物を上記非晶質シリコン層の背面側より、非晶質シリコ
ン層にドーピングすることにより、上記課題を解決する
ものである。
また、上記アクセプタとなる不純物を含んだガスは水素
化合物であることが好ましく、更に上記気相雰囲気はア
クセプタとなる不純物を含んだガスと酸化性のガスによ
り形成されていることが好ましい。
［実施例］ 以下、本発明における一実施例を図面に基いて説明する
。
第１図において、１はガラス等の絶縁性基板、２はゲー
ト電極、３はゲート絶縁層、４は非晶質シリコン層、５
はｎ型シリコン層、６はソース電極、７はドレイン電極
、１３はアクセプタとなる、不純物を含んだ不純物層、
１４はアクセプタとなる不純物を含んだガスを有する気
相雰囲気である。
本例は、同図に示されるように、非晶質シリコン層４の
、ゲート電極と対向しない背面側４ａをアクセプタとな
る不純物を含んだガスを有する気相雰囲気１４に晒し、
」ユ記不純物を電界または光のエネルギーにより活性化
して、この不純物を非晶質シリコン層４の裏面４ａより
非晶質シリコン層へドーピングするものである。アクセ
プタとなる不純物を含んだガスは水素化合物が好ましく
、Ｂ２Ｈ６（ジボラン）等を用いることができる。
具体的には、これに更にＨ２を加え、プラズマによりこ
れらのガスを分解して、Ｂ（ボロン）を活性化させ、ド
ーピングを行なえばよい。
第２図は、上記ＴＰＴの不純物ドーピングを行なう前と
行なった後のエネルギーバンドを示したものである。同
図において、２はゲート電極、３はゲート絶縁層、４は
非晶質シリコン層、１０は保護絶縁層、１１は遮光層、
１３は不純物層である。不純物ドーピングを行う前は、
非晶質シリコン層４と保護絶縁層１０の界面の非晶質シ
リコン層はｎ型になっており、伝導帯下端Ｅ　ｃ　ｓ価
電子帯上端Ｅｖは下向き（第２図ａ）になっている。
このため伝導帯下端ＥｃはフェルミレベルＥｆに近すき
、可動電子により上記界面で電流経路を形成している。
一方不純物ドーピングを行なった後は、上記界面の非晶
質シリコン層はＰ型になり、伝導帯下端Ｅｃ、価電子帯
上端Ｅｖは上向き（第２図ｂ）になる。従って可動電子
による電流経路は形成されなくなる。
第３図は、上記製造方法によりａ−３ｉＴＦＴを形成し
たときのａ−８ｉＴＦＴの静特性を示したものである。
同図（ｂ）はその測定ｕ路を示したものである。同図（
ａ）に示される特性Ａは同図（ｂ）のＡのΔ１１定回路
により測定を行なったものである。即ち遮光層の電圧Ｖ
ｂ−０（ボルト）として、ゲート電圧Ｖｇを−２５（ボ
ルト）から２５　（ボルト）に変化させたときのドレイ
ン電流Ｉｄを示したものである。ドレイン電流１ｄは０
（ボルト）付近から立ち上がり、従来みられたー１５（
ボルト）付近から立ち上がる電流は消滅している。特性
Ｂは、同図（ｂ）のＢの測定回路により測定を行なった
ものである。即ちゲート電圧Ｖｇ＝０　（ボルト）とシ
テ、Ｖｂを−２５（ボルト）から２５（ボルト）に変化
させたときのドレイン電流を測定したものである。これ
は、非晶質シリコン層と保護絶縁層の界面に形成される
電流経路の特性を示したものと言える。同図から解るよ
うに電流はＶｂ−１７（ボルト）付近から立ち上がって
いる。
以上の説明から、上記製造方法を用いて形成さたａ−Ｓ
ｉＴＦＴでは、非晶質シコン層背面側にアクセプタとな
る不純物をドーピングした為、背面側の非晶質シリコン
層がＰ型化し、非晶質シリコン層と保護絶縁層の界面に
形成される電流経路は、遮光層にある程度の正電圧を印
加しないと形成されないことが解る。従って従来みられ
た非晶質シリコン層と保護絶縁層の界面に形成される電
流経路に流れる電流に起因するオフ電流の増加を皆無に
することができる。
第４図゛は、本発明における他の実施例を示したもので
ある。これは上記実施例と同様に不純物を形成したあと
、不純物層１３をａ−８ｉＴＦＴの中央部のみに残した
ものであるが、この不純物層１３が存在する箇所で、界
面の非晶質シリコン層４はＰ型化しているため、この箇
所で電流経路は遮断されることになり、上記実施例と同
様の効果を得ることができる。
なお、ａ−８ｉＴＦＴをアクティブマトリクス型液晶表
示器に用いる場合、不純物をドーピングするときに画素
電極となる１７０層が表面に露出している場合があるが
、このときには１７０層が還元されないようにするため
、気相雰囲気はアクセプタとなる不純物を含んだガスと
、酸化性のガス例えばＮ　０１ＣＯ２等により形成され
ていることが好ましい。
［発明の効果］ 本発明によれば、電界あるいは光のエネルギーによりア
クセプタとなる不純物を活性化し、これを非晶質シリコ
ン層の背面側からドーピングするため、この背面側の非
晶質シリコン層はＰ型化し、非晶質シリコン層と保護絶
縁層の界面に、電流経路を形成しないため、上記電流経
路に起因するオフ電流の増加を皆無にすることができ、
非晶質シリコン薄膜トランジスタの特性向上に大きく寄
与する。　゛
【図面の簡単な説明】
第１図は本発明の一実施例の製造方法によって製造した
非晶質シリコン薄膜トランジスタの断面図、第２図は不
純物ドーピング前およびドーピング後におけるエネルギ
ーバンドを示した説明図、第３図は第１図の構成の静特
性を示した特性図、第４図は本発明の他の製造方法によ
って製造した非晶質シリコン薄膜トランジスタを示した
断面図、第５図は従来の非晶質シリコン薄膜トランジス
タを示した断面図、第６図は第５図の従来例における静
特性を示した特性図、第７図は第５図の非晶質シリコン
薄膜トランジスタの電流経路を示した断面図である。 ４・・・非晶質シリコン層 ４ａ・・・背面側 ６・・・ソース電極 ７・・・ドレイン電極 １４・・・気を１雰囲気 以　　上 出　願　人　日本プレシジョン サーキッツ株式会吐 出　願　人　株式会社精工舎

Claims (3)

    【特許請求の範囲】
  1. （１）ソース電極およびドレイン電極間に位置する非晶
    質シリコン層の、ゲート電極と対向しない背面側を、ア
    クセプタとなる不純物を含んだガスを少なくとも有する
    気相雰囲気に晒し、電界または光のエネルギーにより上
    記不純物を活性化させ上記活性化した不純物を上記非晶
    質シリコン層の上記背面側より非晶質シリコン層にドー
    ピングすることを特徴とする非晶質シリコン薄膜トラン
    ジスタの製造方法。
  2. （２）上記アクセプタとなる不純物を含んだガスが水素
    化合物であることを特徴とする請求項１記載の非晶質シ
    リコン薄膜トランジスタの製造方法。
  3. （３）上記気相雰囲気が、アクセプタとなる不純物を含
    んだガスと酸化性のガスにより形成されていることを特
    徴とする請求項１記載の非晶質シリコン薄膜トランジス
    タの製造方法。
JP63068697A 1988-03-23 1988-03-23 非晶質シリコン薄膜トランジスタの製造方法 Pending JPH01241175A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP63068697A JPH01241175A (ja) 1988-03-23 1988-03-23 非晶質シリコン薄膜トランジスタの製造方法
US07/322,842 US4916090A (en) 1988-03-23 1989-03-13 Amorphous silicon thin film transistor and method of manufacturing the same
US07/626,375 US5045905A (en) 1988-03-23 1990-12-12 Amorphous silicon thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63068697A JPH01241175A (ja) 1988-03-23 1988-03-23 非晶質シリコン薄膜トランジスタの製造方法

Publications (1)

Publication Number Publication Date
JPH01241175A true JPH01241175A (ja) 1989-09-26

Family

ID=13381217

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63068697A Pending JPH01241175A (ja) 1988-03-23 1988-03-23 非晶質シリコン薄膜トランジスタの製造方法

Country Status (2)

Country Link
US (2) US4916090A (ja)
JP (1) JPH01241175A (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01302769A (ja) * 1988-05-30 1989-12-06 Seikosha Co Ltd 逆スタガー型シリコン薄膜トランジスタの製造方法
US5106773A (en) * 1990-10-09 1992-04-21 Texas Instruments Incorporated Programmable gate array and methods for its fabrication
EP0499979A3 (en) * 1991-02-16 1993-06-09 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device
US5854494A (en) * 1991-02-16 1998-12-29 Semiconductor Energy Laboratory Co., Ltd. Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors
US6028333A (en) * 1991-02-16 2000-02-22 Semiconductor Energy Laboratory Co., Ltd. Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors
JP3556679B2 (ja) 1992-05-29 2004-08-18 株式会社半導体エネルギー研究所 電気光学装置
US5100827A (en) * 1991-02-27 1992-03-31 At&T Bell Laboratories Buried antifuse
US5602403A (en) * 1991-03-01 1997-02-11 The United States Of America As Represented By The Secretary Of The Navy Ion Implantation buried gate insulator field effect transistor
JP2845303B2 (ja) 1991-08-23 1999-01-13 株式会社 半導体エネルギー研究所 半導体装置とその作製方法
US5459343A (en) * 1992-02-21 1995-10-17 Texas Instruments Incorporated Back gate FET microwave switch
TW222345B (en) * 1992-02-25 1994-04-11 Semicondustor Energy Res Co Ltd Semiconductor and its manufacturing method
US6709907B1 (en) 1992-02-25 2004-03-23 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor
EP0678907B1 (en) * 1994-04-22 2002-02-27 Nec Corporation Method for fabricating reverse-staggered thin-film transistor
JP3402400B2 (ja) 1994-04-22 2003-05-06 株式会社半導体エネルギー研究所 半導体集積回路の作製方法
US6943764B1 (en) 1994-04-22 2005-09-13 Semiconductor Energy Laboratory Co., Ltd. Driver circuit for an active matrix display device
US6372534B1 (en) * 1995-06-06 2002-04-16 Lg. Philips Lcd Co., Ltd Method of making a TFT array with photo-imageable insulating layer over address lines
FR2751131B1 (fr) * 1996-07-09 2001-11-09 Lg Electronics Inc Procede de fabrication d'un dispositif d'affichage a matrice active a cristal liquide et structure du dispositif d'affichage selon ce procede
US6188452B1 (en) 1996-07-09 2001-02-13 Lg Electronics, Inc Active matrix liquid crystal display and method of manufacturing same
JP3082679B2 (ja) * 1996-08-29 2000-08-28 日本電気株式会社 薄膜トランジスタおよびその製造方法
TW473834B (en) 1998-05-01 2002-01-21 Ibm Method of doping a gate and creating a very shallow source/drain extension and resulting semiconductor
US6451644B1 (en) * 1998-11-06 2002-09-17 Advanced Micro Devices, Inc. Method of providing a gate conductor with high dopant activation
CN105097450B (zh) * 2015-06-23 2019-11-01 京东方科技集团股份有限公司 多晶硅薄膜及制作方法、tft及制作方法、显示面板
EP3595584A1 (en) 2017-03-17 2020-01-22 AMO Groningen B.V. Diffractive intraocular lenses for extended range of vision
US11908911B2 (en) * 2019-05-16 2024-02-20 Intel Corporation Thin film transistors with raised source and drain contacts and process for forming such

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5745923A (en) * 1980-09-04 1982-03-16 Seiko Epson Corp Light diffusing method
JPS5961919A (ja) * 1982-10-01 1984-04-09 Hitachi Ltd 薄膜の製造方法
JPS59218727A (ja) * 1983-05-26 1984-12-10 Fuji Electric Corp Res & Dev Ltd 半導体基体への不純物導入方法
JPS60113971A (ja) * 1983-11-26 1985-06-20 Matsushita Electric Ind Co Ltd 薄膜電界効果型半導体装置及びその製造方法
JPS6126219A (ja) * 1984-07-16 1986-02-05 Nippon Telegr & Teleph Corp <Ntt> 基板への不純物添加方法および装置
JPH01144682A (ja) * 1987-11-30 1989-06-06 Nec Corp 薄膜トランジスタの製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3290569A (en) * 1964-02-14 1966-12-06 Rca Corp Tellurium thin film field effect solid state electrical devices
DE2508802A1 (de) * 1975-02-28 1976-09-09 Siemens Ag Verfahren zum abscheiden von elementarem silicium
DE2756861C2 (de) * 1977-12-20 1983-11-24 Max Planck Gesellschaft zur Förderung der Wissenschaften e.V., 3400 Göttingen Verfahren zum Ändern de Lage des Fermi-Niveaus von amorphem Silicium durch Dotieren mittels Ionenimplantation
US4459739A (en) * 1981-05-26 1984-07-17 Northern Telecom Limited Thin film transistors
JPS58223320A (ja) * 1982-06-22 1983-12-24 Ushio Inc 不純物拡散方法
JPS59172774A (ja) * 1983-03-22 1984-09-29 Nec Corp アモルファスシリコン薄膜トランジスタ
JPS60105275A (ja) * 1983-11-11 1985-06-10 Seiko Instr & Electronics Ltd Ｍｉｓ型薄膜トランジスタ
JPS60153119A (ja) * 1984-01-20 1985-08-12 Fuji Electric Corp Res & Dev Ltd 不純物拡散方法
JPS60198865A (ja) * 1984-03-23 1985-10-08 Nec Corp 薄膜トランジスタ
US4584028A (en) * 1984-09-24 1986-04-22 Rca Corporation Neutralization of acceptor levels in silicon by atomic hydrogen
JPS6187371A (ja) * 1984-10-05 1986-05-02 Hitachi Ltd 薄膜半導体装置
US4698104A (en) * 1984-12-06 1987-10-06 Xerox Corporation Controlled isotropic doping of semiconductor materials
JPH0752776B2 (ja) * 1985-01-24 1995-06-05 シャープ株式会社 薄膜トランジスタおよびその製造法
US4741964A (en) * 1986-07-17 1988-05-03 International Business Machines Corporation Structure containing hydrogenated amorphous silicon and process

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5745923A (en) * 1980-09-04 1982-03-16 Seiko Epson Corp Light diffusing method
JPS5961919A (ja) * 1982-10-01 1984-04-09 Hitachi Ltd 薄膜の製造方法
JPS59218727A (ja) * 1983-05-26 1984-12-10 Fuji Electric Corp Res & Dev Ltd 半導体基体への不純物導入方法
JPS60113971A (ja) * 1983-11-26 1985-06-20 Matsushita Electric Ind Co Ltd 薄膜電界効果型半導体装置及びその製造方法
JPS6126219A (ja) * 1984-07-16 1986-02-05 Nippon Telegr & Teleph Corp <Ntt> 基板への不純物添加方法および装置
JPH01144682A (ja) * 1987-11-30 1989-06-06 Nec Corp 薄膜トランジスタの製造方法

Also Published As

Publication number Publication date
US5045905A (en) 1991-09-03
US4916090A (en) 1990-04-10

Similar Documents

Publication Publication Date Title
JPH01241175A (ja) 非晶質シリコン薄膜トランジスタの製造方法
KR100415915B1 (ko) 박막트랜지스터 및 그 제조방법
US6479838B2 (en) Thin film transistor, thin film transistor array substrate, liquid crystal display device, and electroluminescent display device
US6396079B1 (en) Thin film semiconductor device having a buffer layer
KR19990006212A (ko) 박막 트랜지스터 및 그의 제조 방법
US11800749B2 (en) Display panel and a display device including a pixel circuit and a driver circuit
US10483286B2 (en) Array substrate, liquid crystal display, thin film transistor, and manufacturing method of array substrate
US5053354A (en) Method of fabricating a reverse staggered type silicon thin film transistor
JPH01302769A (ja) 逆スタガー型シリコン薄膜トランジスタの製造方法
US6078060A (en) Active matrix display devices and methods of manufacturing the active matrix display devices
JPS61244068A (ja) 薄膜トランジスタ
US6288413B1 (en) Thin film transistor and method for producing same
JPH04360583A (ja) 薄膜トランジスタ
US8044576B2 (en) Organic light emitting display and method of fabricating the same
JPH01192173A (ja) 半導体装置の製造方法
US4979006A (en) Reverse staggered type silicon thin film transistor
JP2698182B2 (ja) 薄膜トランジスタ
JPH0564862B2 (ja)
JP2867457B2 (ja) 薄膜トランジスタマトリクスの製造方法
JP2523679B2 (ja) 薄膜トランジスタおよびその製造方法
JPH03222370A (ja) 薄膜トランジスタ
US8754418B2 (en) Semiconductor device, and method for producing same
KR970010689B1 (ko) 액정표시소자용 박막트랜지스터
JPH01309379A (ja) 薄膜半導体素子
KR870000854B1 (ko) 쌍-게이트(Dual-gate)를 이용한 박막트랜지스터