JPS6187371A

JPS6187371A - 薄膜半導体装置

Info

Publication number: JPS6187371A
Application number: JP59208226A
Authority: JP
Inventors: Akio Mimura; 三村　秋男; Masayuki Obayashi; 正幸大林; Michio Ogami; 大上　三千男; Yoshikazu Hosokawa; 細川　義和
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1984-10-05
Filing date: 1984-10-05
Publication date: 1986-05-02

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の利用分野〕本発明は薄膜半導体装置に係り、特に、高速で大電流を
駆動できる非晶質薄膜半導体装置に関する。

〔発明の背景〕

薄膜半導体装置のなかで、非晶質薄膜半導体装置は低温
で形成できる点が大きな特徴であり、多方面に用途が開
けている。低温で形成できる観点から、ガラス板のよう
な透明な大面積の基板に形成することが可能であシ、代
表的な例として、成品表示装置に応用されている。これ
は、マトリックス状に配置した非晶質薄膜半導体装置で
液晶に加える電圧を制御し、ドツト表示するものである
、この場合、主として電界幼果型素子が使われている。

以下、この素子の基本的描成について第２図を用いて説
明する。

第２図は従来の非晶ｆｉ薄膜半導体装置ｉｏの断面図を
示す、この装置はガラス基板ｌの上にゲート電極２、ゲ
ート絶縁膜３、非晶質７リコン４、ソースＴ！Ｌ極５、
ドレイン電極６がら構成されているっ非晶質シリコン４
は、通常、モノシランガス（ＳｉＨ４）と水素ガスの混
合ガス中でグロー放電させて形成される。ドープ剤を入
れてない真性の非晶質シリコンは暗導電率が低く高抵抗
体である。

従って、この素子はゲート電極２に電圧を加えない楊会
はオフ状態となる。正のゲート電圧全印加すると非晶質
シリコン４とゲート館縁膜３の界面にｎ型チャンネルが
発生し、このチャンネルとソ−スミ極５、ドレイン電極
６とを介して、素子はオン状態となる。

従来の非晶質薄膜半導体装置では、オン電流とオフ屯流
の比が１０４以上となシ、液晶表示装置の単位ドツトを
駆動することが可能でめる。

しかし、通常の非晶質シリコンは、多数の局在準位を含
むため、本質的にキャリア移動度が小さく、液晶表示装
置の単位ドラ）ｆｔ駆動するための電流を得るには、素
子のチャンネル幅を大きくする必要があシ、従って、素
子が大型化するのが難点である。また、液晶表示装置の
ドツト数を増して約１０５個以上として大型化する場合
には、各ドツトの走査速度を増す必要がめるが、素子の
キャリア移動度が小さいため、動作スピードが遅く、走
査速度に追従でさなくなシ、正常な液晶表示ができない
点も問題でめる。

〔発明の目的〕

本発明の目的は、高速で大電流を駆動できる非晶質薄膜
半導体素子を提供することにある。

［発明の低置〕本発明は、非晶質薄膜半導体素子の伝導特性を改善する
ため、電界効果素子でチャンネルの形成される領域に電
気伝導度の大きい非晶質半導体膜を設けることを特徴と
する。

〔発明の実施例〕

第１図は本発明による非晶質薄膜半導体装置２０の断面
図を示す。ガラス基板ｌの上に、ゲート電極２、ゲート
絶縁膜３、高導痘性非晶質シリコン４ａ、低導電性非晶
質シリコン４ｂ、ソース成極５、ドレイン電極６が構成
されている。

ここでの高導電性とは、キャリアの移動度が大きいとい
う意味であシ、非晶質シリコン中にドーピングを行ない
、低抵抗化したという意味ではない。

非晶質薄膜半導体装置２ｏの製法を説明する。

まず、ガラス基板ｌにｃｒｔ蒸着し、ホトリソグラフィ
法によってパターニングし、ゲート電極２を形成する。

次に、減圧の気相化学反応炉中でグロー放電を発生させ
、ゲート絶縁膜３．高導電性非晶質シリコン４ａ、低導
電性非晶質シリコン４ｂを連続して形成する。すなわち
、まず、ＮＨ３とＳｉＨ４ガス中でグロー放電して、ゲ
ート絶縁膜３を約４０００人形成する。次に、ガスを８
ｒＨａとＨ２に替えグロー放電を行なう。ところで、こ
の反応で非晶質シリコンが生成するが、反応条件によっ
て生成する非晶質シリコンの電気的性質が異なる。例え
ば、グロー放電の出力が２０Ｗでは従来と同様な低導電
性の非晶質シリコンが生成するが、グロー放電の出力を
約ｔｏｏｗにした場合には、高導電性の非晶質シリコン
が生成する。グロー放電の出力が高くなると、高導電性
を持つのけ、膜中に１００人前後の微結晶シリコンが発
生してくるためである。すなわち、短距離秩序を持った
領域が含まれるためで、キャリアの移動度が大きくなっ
てくる。ここでは、このような微結晶シリコンを含んだ
膜を高導電性非晶質シリコンと呼ぶっゲート絶縁膜３の上にガスを替えるだけで、まず、グロ
ー放電の出力を１００〜２００Ｗとして、厚さ約１００
人の高導電性非晶質シリコン４ａ、連続してグロー放電
の出力を約２０Ｗにして、低導電性非晶質シリコン４ｂ
を約４０００人形成する。次に、この非晶質シリコン層
をホトリソグラフィ法で加工して、素子以外の部分を除
去する。

この士に、ソース電極５、ドレイン電極６として、アル
ミニウムを蒸着、加工して形成する。

本発明による非晶質薄膜半導体装置２ｏの動作について
説明する。ゲート１α圧が印加されない場合は、チャン
ネルが発生せず、素子はオフ状態となる。この場合、リ
ークζ流は、高導電性非晶質シリコン４ａと、低導電性
非晶質シリコン４ｂとを介して流れる。前者の揚重抵抗
が低いが、膜厚が約１００人と非常に薄いため、この部
分を流れることによるリークζ流の増加は実用上無視で
きる。また、後者は、従来と同様に、高抵抗体であり、
これを介して流れるリーク−流は従来素子と同じく微少
でろシ問題とならない。この構造でリーク電流を小さく
保つには、前者の電気伝導度を後者の１０〜１００倍程
度とすること、及び、前者の膜厚を次に述べる、４電性
と改善するのに必要な最少限の厚さにすることである。

正のゲート％圧を印加した楊居、ｎ型のチャンネルが発
生し、ソース・ドレイン間の電導が可能となる。ところ
で、このチャンネルの発生する深さは高々１００人前後
であるが、この領域は高導電性非晶質シリコン４ａで形
成されており、従来素子に比較して大きな電流を流すこ
とができる。

なお、この高導電性非晶質シリコン４ａは、厚くしてお
くほうが安全であるが、厚くなった場合、リーク−流増
加の原因となるので、チャンネルの発生する深さ程度に
とどめることが好ましい。

本発明の実施例では、非晶質半桿体材料として非晶質シ
リコンを例にとって述べたが、ゲルマニウム、炭化ケイ
素等の非晶質薄膜半導体装置にも適用できる。

〔発明の効果〕

本発明によれば、非晶質薄膜半導体装置の導電特性を改
善でき、高速で大世流を流すことができる、換言すれば
、一定心ｖｋ、谷量の素子を得る場合、電界効果素子の
サイズ（チャンネル幅）を縮少することかでさる。また
素子が高速化されることによシ、画紫、駆動用素子以外
に、表示装置全体を駆動する走査回路の同時形成も可能
となる。

【図面の簡単な説明】

ム）１図は本発明の一犬施例の非晶質薄膜半導体装置の
断面図、第２図は従来技術を説明するための非晶′Ｊ４
１．薄膜半導体装置の断面図である。４・・・非晶質シリコン、４ａ・・・高専４性非晶質シ
リコン、４ｂ・・・低専心性非晶負シリコン。

Claims

【特許請求の範囲】１、電界効果作用で動作する非晶質薄膜半導体装置にお
いて、チャンネルが形成される近傍に高導電性非晶質半導体層
、他の部分に低導電性非晶質半導体層を配置したことを
特徴とする薄膜半導体装置。２、特許請求の範囲において、前記非晶質半導体層が非
晶質薄膜シリコンであることを特徴とする薄膜半導体装
置。