JPH012420A - デ−タ転送回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、データ処理装置に他部にある操作パネル上
のスイッチ操作データなどの変化するデジタルのデータ
を読み込ませるためのデータ転送回路に関するものであ
る。

〔従来の技術〕

第５図は従来のデータ転送回路を示すブロック図であり
、図において、１は操作パネル、２は制御部、３は回路
を初期化するイニシャルリセット信号、４は一連のスイ
ッチデータの転送を開始させるデータ転送開始信号、５
はデータ転送タイミング、６はイニシャルリセット信号
３、データ転送開始信号４、データ転送タイミング５を
発生するタイミング発生回路、７はスイッチ、８はスイ
ツチ７からの並列データ、９は並列データ８をデータ転
送開始信号４で読み込み、データ転送タイミング５でシ
リアルデータに変換する並列−直列シフトレジスタ（以
下ＰＳシフトレジスタという）である。操作パネル１は
スイッチ７とＰＳシフトレジスタ９とで構成されている
。

また、１０はＰＳシフトレジスタ９から出力され、制御
部２へ送られるシリアルデータ、１１はシリアルデータ
１０を入力し、データ転送タイミング５で並列データに
変換する直列−並列シフトレジスタ（以下ＳＰシフトレ
ジスタという）、１２はＳＰシフトレジスタ１１の並列
データをデータ伝送開始信号４で一時保持するデータレ
ジスタ、１３はデータレジスタ１２のデータを出力させ
るためのゲート信号、１４はゲート信号１３によりｈｔ
み出されたデータレジスタ１２の並列データ、１５はゲ
ート信号１３を出力し、並列データ１４を読み込み、プ
ログラムにしたがってソフトウェア的に処理するデータ
処理装置である。

ｆｉｌｌ　８部２はタイミング発生口ｖ！Ｉ６、ＳＰシ
フトレジスタ１１、データレジスタ１２、データ処理装
置５で構成されている。

また、第６図に従来の第５図の回路構成のときにデータ
処理装置１５が並列データ１４を読み込むときに行うプ
ログラムのフローチャートを示す。

この第６図において、ステップＳＴ１は新しく並列デー
タ１４を読み込み、前に読み込んだ旧データとを比較す
る比較処理、ステップＳＴ２は比較処理の結果、新デー
タと旧データとが異なっているか否かを判定し、以後の
処理を決める判定処理、ステップＳＴ３は新データと旧
データが異なっていた場合、データ処理装置１５がとる
べき実行処理、ステップＳＴ４は旧データを新データに
入替えるデータ更新処理である。

次に動作について説明する。スイッチデータ転送回路が
動作を開始するとき、まず、タイミング、発生回路から
イニシャルリセット信号３がＰＳシフトレジスタ９、Ｓ
Ｐシフトレジスタ１１、ｆ−タレジスタ１２に出力され
、こ扛らがｖ′Ｊ期化される０ その債、タイミング発生回路６からデータ転送ｊ’ｄ　
始ｊｉ　号４がＰＳシフトレジスタ９、データレジスタ
１２に出力され、このデータ転送開始信号４によりＰＳ
シフトレジスタ９にスイッチＴかラノ並列データ８が１
ｉみ込まれ、一方データレジスタ１２はＳＰシフトレジ
スタ１１のデータを読み込むが、イニシャルリセット信
号３が出力された直後はＳＰシフトレジスタ１１は初期
化されたままで、シリアルデータ１０をまだ人力してい
ないため、データ内容は初期値である。

ＡＲＭいて、データ転送タイミング５が出力され、この
データ転送タイミング５で、ＰＳシフトレジスタ９は先
にスイッチ７から読み込んだ並列データ８を一つずつ／
リアルデータ１０とＬ”Ｃ８Ｐシフトレジスタ１１に出
力し、ＳＰシフトレジスタ１１はシリアルデータ１０を
一つずつ入力し、このシリアルデータを並列データに変
換してデータレジスタ１２へ出力する。

並列データ８全すべてＰＳシフトレジスタ９からＳＰシ
フトレジスタ１１へ転送し終つ次後、再びデータ転送開
始信号４がタイミング発生回路６から出力され、各部は
以上の動作を繰り返す。

データレジスタ１２はデータ転送開始信号４が出るごと
に内容を更新し、一方、データ処理装置１５はゲート信
号１３を出力しデータレジスタ１２からの並列データ１
４を読み込み、ソフトウェアプログラムにしたがって第
６図の処理を行う。

この第６図において、ステップＳＴ１で新しくデータレ
ジスタ１２から出力される並列データ１４を読み込み、
前に読み込んだ旧データと比較し、この比較処理の結果
をステップＳＰ２で新データと旧データとが異なってい
るか否かを判定し、異なっていなければ、何もする必要
はなく、処理を終了させる。

また、ステップＳＴ２での判定の結果、新データと旧デ
ータが異なっていれば、ステップＳＴ３の実行処理へ進
むことになる。

このステップＳＴ３の実行処理で異なったデータ、すな
わちスイッチＴの操作にしたがった処置を行い、ステッ
プＳＴ４で旧データを新データに入れ替えるデータ更新
処理を行い、新データを次の処理サイクルのために保持
し、処理を終了する。

〔発明が解決しようとする問題点〕

従来のスイッチデータ転送回路は、以上のように構成さ
れているので、データ処理装置１５で新しくデータが転
送されてくるごとに前のデータと比較する処理を必要と
し、比較の結果データに異なりはなくても、ステップＳ
Ｔ１での毎回比較処理の時間がかかるという問題点があ
った。

この発明は上記のような問題点を解消する次めになされ
たもので、データ処理装置が毎回新データを旧データと
比較しなくてもよく、データ処理装置のプログラム処理
時間を短くできるデータ転送回路を得ることを目的とす
る。

〔問題点を解決するための手段〕

この発明に係るデータ転送回路は、データ送出側の変化
する並列データを並列−直列シフトレジスタで塩９込ん
でシリアルデータに変換し、このシリアルデータに変換
するデータ数だけ第１シフトレジスタでシフトし、この
第１シフトレジスタと並列−直列シフトレジスタの両シ
リアルデータとの不一致を排他的論理和ゲートで検出し
、この排他的論理和ゲートの出力または並列−直列シフ
トレジスタの出力を受信側で受信し、排他的論理和ゲー
トの出力データ上の不一致ピッ）Ｄを受信側の検出保持
回路で検出して保持し、この不一致ビット数の検出時に
データ処理装置に割込みをかけ、データレジスタの保持
データをデータ処理装置に読み込ませ、処理を行わせる
ようにしたものである。

〔作用〕

この発明における第１シストレジスタと排他的論理和ゲ
ートは、データの１個ずつの変化を検査しながらシリア
ルデータとして送出し、受信側の検出保持回路でこのシ
リアルデータ中の「不一致」ビットの有無のみ検出し、
その検出時にのみデータ処理装置に割込みをかけ、デー
タ処理装置は受信側で受信し念シリアルデータをパラレ
ルデータに変換したデータを読み込んで処理を行う。

〔実施例〕

以下、この発明の一実施例を図について説明する。第１
図において、構成の説明に際し、第５図と同一部分には
同一符号を付してその重複説明を避け、第５図との差異
を明白にするために、第５図とは異なる部分を主体に述
べる。

この第１図において、１３はデータレジスタ１２のデー
タを出力させるためのゲート信号、１４はゲート信号１
３で読み田され次データレジスタ１２の並列データ、１
５はゲート信号１３を出力し、並列データ１４を読み込
み、プログラムにしたがってソフトウェア的に処理する
データ処理装置、２０はＰＳシフトレジスタ９からのシ
リアルデータを入力し、並列データ８のデータ数ｎだけ
シフトし、出力する第１シフトレジスタ（以下Ｓシフト
レジスタというン、２１は排他的論理和ゲート（以下Ｅ
ＸＯＲゲートという）、２２はシリアルデータ１０の「
不一致」ビットの有無を検出するＪＫフリップ７０ツブ
回路（以下、ＪＫＦＦという）、２３はＪＫＦＦ２２　
　の検出結果を一連のシリアルデータ１０の転送が完了
した次のデータ転送開始タイミングで読み込み、「不一
致」ビットがあれば、データ処理装置１５へ割込みをか
けるＤ型フリップフロップ回路（以下、ＤＦＦという）
、２４は論理和ゲート（以下ＯＲゲートという）であり
、その他の構成は第５図と同様である。

第２図（ａ）はデータ転送開始信号４、第２図（ｂ）は
データ転送タイミング５、第２図（ｅ）はシリアルデー
タ１０を示す。

第３図は第１図の回路構成のときにデータ処理装置１５
が並列データ１４を読み込むときに行うプログラムのフ
ローチャートを示す。第３図において、ステップＳＴ１
１はＤＦＦ２３からの割込みがあるかないかを判定し、
以後の処理を決める判定処理、ステップＳＴ１２は新し
く並列データ１４ｔ−読み込み、どのデータに「不一致
ｊすなわち変化があるかをみる変化データ検出処理、ス
テップＳＴ１４は不一致データに対しデータ処理装置１
５がとるべき実行処理、ステップＳＴ１４はデータ処理
装置１５が保持している原データを並列データ１４の「
不一致」データ、すなわち変化に対応して更新するデー
タ更新処理である。

次に動作について説明する。第１図のスイッチデータ転
送回路が動作を開始するとき、１ずタイミング発生回路
６からイニシャルリセット信号３が出力され、ＰＳシフ
トレジスタ９、Ｓシフトレジスタ２０、ＳＰシフトレジ
スタ１１、データレジスタ１２、ＤＦＦ２３がリセット
される。

その後、＠２図（ａ）に示すデータ転送開始信号４がタ
イミング発生回路６から出力され、ＰＳシフトレジスタ
９、データレジスタ１２、ＪＫＦＦ２２のＴ端子、ＳＰ
シフトレジスタ１１にそれぞれ送出される。

これにより、ＰＳシフトレジスタ９にスイッチ７からの
並列データ８が読み込まれ、一方データレジスタ１２は
ＳＰシフトレジスタ１１のデータと読み込む。

続いて、第２図伽）に示すデータ転送タイミング５がタ
イミング発生回路６からＰＳシフトレジスタ９、Ｓシフ
トレジスタ２０、ＪＫＦＦ２２、ＤＦＦ２３、ＳＰシフ
トレジスタ１１にそれぞれ送出される。

このデータ転送タイミング５でｉ）Ｓシフトレジスタ９
が先に読み込んだ並列データ８を一つずつＥＸＯＲゲー
ト２１とＳシフトレジスタ２０へ出力する。

Ｓシフトレジスタ２０はイニシャルリセット信号３でリ
セットされるため、その直稜のデータ転送サイクル、す
なわち、１番目と２番目のデータ転送開始信号の間の第
２図（ｃ）に示すシリアルデータ１０はＰＳシフトレジ
スタ９のデータそのものとなり、このデータ転送サイク
ルが終了すると、ＳＰシフトレジスタ１１はＰＳシフト
レジスタ９と同一内容になる。

このとき、並列データ８が操作された状態にあると、シ
リアルデータ１０に「不一致」データが出ることにな！
７、ＪＫＦＦ２２　はセットされる。

次のデータ転送開始信号４でデータレジスタ１２はＳＰ
シフトレジスタ１１のデータを読み込み、ＤＦ’Ｆ２３
はＪＫＦＦ２２　　の「不一致」ビット検出結果を読み
込み、データ処理装置１５へ割込みをかける。

このと＠、ＪＫＦＦ２２は次のデータ転送サイクルのた
めリセットされる必要があるなめ、このに端子にデータ
転送開始タイミングを入れ、シリアルデータ１０の最終
ビットは無効レベルとする。

データ処理装置１５は１）ＦＦ２３から割込みがあると
、データレジスタ１２ヘゲート信号を出力し、データレ
ジスタ１２から出力される並列データ１４を読み込む。

また、ゲート信号１３はＯＲゲート２４を通してＤＦＦ
２３をリセットし割込みをなくす。

このときのデータ処理装置１５のデータレジスタ１２の
並列データ１４の読込みを行うプログラムのフローチャ
ートは第３図に示すとおりである。

この第３図において、ステップ５Ｔ１１でＤＦＦ２３か
らの割込みがあるか否かの判定処理を行って、その判定
の結果、割込みがなければ、何もせずに処理を終了する
。

また、ステップＳＴ１１において、割込みがあれば、ス
テップ５１１２でデータ処理装置１５からゲート信号１
３をデータレジスタ１２に出力し、このデータレジスタ
１２からの出力される新しい並列データ１４を読み込み
、その中の「不一致」データ、すなわち、変化データを
検出するデータ検出処理を行う。

次に、ステップＳＴ１３で変化データに対応する必要処
置を行い、最後にステップＳＴ１４でスイッチＴの状態
を把握しておくために、前から保持している原データの
変化データに対応するビットを反転し、一連の処理を終
了する。

なお、上記実施例では、Ｓシフトレジスタ２０、ｇＸＯ
Ｒゲート２１を操作パネル１に置き、「不一致」データ
をシリアルデータ１０としたが、第４図に示すように制
御部２にＳシフトレジスタ２０、ＥＸＯＲゲート２１を
置き、スイッチ７の並列データ８をＰｓＳシフトレジス
タ９シリアルデータ１０に変換し、このシリアルデータ
１０をそのままシリアルデータ１０として伝送してもよ
く、このときデータ処理装置１５の行う処理は上記実施
例の第３図と同じでよく、同様の効果が得られる。

また、第４図ではＳＰシフトレジスタ１１にＥＸＯＲゲ
ート２１からの「不一致」シリアルデータを入力したが
、代りにシリアルデータ１０を入れてもよい。このとき
には、データ処理装置１５の行う処理は、第３図でのス
テップＳＴ１２の変化データ検出処理の検出方法、およ
びステップ５Ｔ１４でのデータ更新処理がそれぞれ第６
図のステップＳＴ１の比較処理、ステップＳＴ４でのデ
ータ更新処理と同じことになるが、得られる効果は第１
図の実施例と同じになる。

さらに、上記第１図の実施例ではスイッチデータの転送
の場合について説明したが、変化するデジタルデータで
あれば、トラックポールなどの位置情報などでもよく、
上記実施例と同様の効果を奏する。

〔発明の効果〕

以上のように、この発明によれば、データ送出側でＰＳ
シフトレジスタの出力シリアルデータとＳシフトレジス
タの出力シリアルデータとの不一致をＥＸＯＲゲートで
検出するようにしてデータの変化検出をデータ転送と同
時に行い、不一致険出時にのみデータ処理装置に新デー
タに対する処理を行わせるように構成したので、データ
処理装置は不必要に新データを読み込み、旧データと比
較する必要がなくなり、プログラム処理時間が短くなる
効果がある。

【図面の簡単な説明】

ＷＪ１図はこの発明の一実施例によるデータ転送回路を
示すブロック図、第２図は同上実施例の動作を説明する
ための信号のタイミングチャート、第３図は同上実施例
におけるデータ処理装置のプログラムを示すフローチャ
ート、第４図はこの発明の他の実施例によるデータ転送
回路を示すブロック図、第５図は従来のデータ転送回路
を示すブロック図、第６図は従来のデータ転送回路にお
けるデータ処理装置のプログラムを示すフローチャ、ト
レジスータ、１１はＳＰシフトレジスタ、１２はデータ
レジスタ、１５はデータ処理装置、２０はＳシフトレジ
スタ、２１はＥＸＯＲゲート、２５は噴出保持回路。 なお、図中、同一符号は同一、又は相当部分を示す。 特許出願人　　　三愛電機株式会社 （外２名） Ｆ）マ　　し−＋＋＋＋　　　　　　−＋−Ｊ第３１

Claims (1)

【特許請求の範囲】
1. 　データ送出側の並列の変化するデジタルのデータを読
   み込みシリアルデータに変換する並列−直列シフトレジ
   スタと、この並列−直列シフトレジスタからのシリアル
   データを読み込み前記並列−直列シフトレジスタが読み
   込むデータ数だけシフトする第１シフトレジスタと、前
   記並列−直列シフトレジスタからのシリアルデータと前
   記第１シフトレジスタからのシリアルデータとの不一致
   を検出する排他的論理和ゲートと、前記排他的論理和ゲ
   ートから出力されるデータ上の不一致ビットを検出して
   その結果を一時保持する受信側の検出保持回路と、前記
   並列−直列シフトレジスタの出力データまたは前記排他
   的論理和ゲートの出力データを入力して並列データに変
   換する直列−並列シフトレジスタと、この直列−並列シ
   フトレジスタで変換された並列データを一時保持するデ
   ータレジスタと、上記排他的論理和ゲートが前記不一致
   を検出したときのみ前記検出保持回路の出力で割込みが
   かけられ前記データレジスタに保持された並列データを
   取り込んで処理を行うデータ処理装置とを備えたデータ
   転送回路。