JPH0481896B2 - - Google Patents

Description

【発明の詳細な説明】 イ 産業上の利用分野 本発明は巡回符号特に短縮化巡回符号（以下
CRC符号という）の符号誤り検出回路に関する。

ロ 従来の技術 CRC符号を利用した符号誤り検出回路は良く
知られている。この符号誤り検出回路は通常、シ
フトレジスタにて構成された割算回路である。そ
してこの割算回路は巡回符号の生成多項式に対応
した構成となつている。

さて、一般にCRC符号は、同期用の固定パタ
ーンとこれに続くデータと、これ等固定パターン
とデータに付与されたCRC検出符号とより構成
されており（第３図参照）、これを１ブロツク
（１単位）として符号誤りの検出が行われる。斯
かる構成は例えば特開昭58−88810号（G11B5／
09）に開示されている。そして、シフトレジスタ
にて構成された符号誤り検出回路をクリア状態
（全て“０”）に初期設定し、その後１ブロツクの
CRC符号を固定パターンを先頭に順次入力し、
１ブロツクのCRC符号が全て入力し終つたとき、
全てのシフトレジスタが“０”となつていれば
（即ち割り切れていれば）、この１ブロツクの
CRC符号に誤りはなく、また１つでも“１”が
存在すれば誤りが生じたことになる。斯様にして
CRC符号の誤り検出をすることができる。

ハ 発明が解決しようとする問題点 上述した従来技術に於いては、１ブロツクの
CRC符号を先づバツフアRAMに記憶しておき、
先頭の同期用固定パターンから順次読出して符号
誤り検出回路に読込んで行く必要がある。それ
故、符号誤りの検出にある程度時間がかかる。そ
こで、本発明は同期用固定パターンは常に正しい
ものと仮定して符号誤り検出回路への読込みを止
め、データから読込みを開始することにより、符
号誤りの検出時間を短縮せんとするものである。

ニ 問題点を解決するための手段 本発明に於いては、誤り検出回路を構成するレ
ジスタの初期状態を、所定の固定パターンを順次
入力したとき得られる状態と同一の状態に設定す
る初期設定手段を設ける。そして、斯かる初期設
定手段にて誤り検出回路を上記初期状態に設定し
た後、データ及びCRC検出符号を読込んで１ブ
ロツクのCRO符号の誤り検出を行う構成とする。

ホ 作用 本発明の構成に依れば、１ブロツクのCRC符
号のうち固定パターンはバツフアRAMから読出
して誤り検出回路に読込む必要はなく、それだけ
誤り検出の時間が短縮できる。即ち、１つのブロ
ツクのCRC符号の誤り検出が終了した後、次の
ブロツクCRC符号の誤り検出サイクルに入る際、
初期設定手段を駆動するだけで、誤り検出回路を
固定パターンを順次入力した後と同一の状態に、
即設定することができる。

ヘ 実施例 第１図に於いて符号誤り検出回路は、Ｄ−フリ
ツプ・フロツプ（シフトレジスタ）１ととゲート
２にて構成された割算回路となつている。Ｄ−フ
リツプ・フロツプ１はセツト、リセツト端子を有
しており、初期設定信号（ハイレベル信号）を固
定パターンに応じて各Ｄ−フリツプ・フロツプ１
のセツト端子若しくはリセツト端子に印加するこ
とにより、固定パターンを順次入力した状態と同
一の状態を即、設定することができる。斯かる初
期状態設定後、バツフアRAM３よりデータ、検
出符号を順次読出す。この実施例の場合、信号線
路４が初期設定手段となる。尚、各Ｄ−フリツ
プ・フロツプ１のＱ出力はゲート５の入力側に接
続されており、このゲート５の出力は誤りの有無
を示す信号となる。即ち、１ブロツクのCRC符
号の読込みが終了したとき、ゲート５の出力が
“１”であれば、誤りがなかつたことを示すこと
になる。

第２図に示す実施例に於いては、ゲート４ａ、
インバータ４ｂ及び信号線路４ｃが初期設定手段
を構成している。この実施例では初期設定ロード
信号（ハイレベル信号）と共に端子Ｔに固定パタ
ーンに応じたパラレル初期状態設定信号を印加す
ることにより、初期状態に設定する。固定パター
ンが相違するCRC符号に対しては、第１図に示
す実施例に於いては信号線路４の配線を変更する
必要があるが、第２図に示す実施例ではパラレル
初期状態設定信号を変更するだけで良い。

上記何れの実施例に於いても初期設定後の状態
は、固定パターンを順次入力した後と同一の状態
となつている。

尚、上記実施例はデータ入力がシリアル入力の
誤り検出回路であつたが、パラレル入力（例えば
８ビツト）の誤り検出回路に対しても、適用可能
である。

ト 発明の効果 本発明に依れば、同期用の固定パターンを誤り
検出回路に順次入力する必要がなく、誤り検出に
要する時間を節約することができる。

尚、本発明に依れば、１ブロツクの符号のう
ち、固定パターンの部分に誤りがあつた場合、こ
れを誤り検出回路を利用して検出することができ
ないが、固定パターンは１ブロツクの符号の同期
用である為、通常、固定パターン部分に誤りがあ
つたことを同期検出回路にて検出した場合、同期
保護回路によつて正しい同期用固定パターンを補
つている。それ故、固定パターン部分の誤りを誤
り検出回路にて検出する必要はなく、本発明の如
く固定パターンは正しいものとし（誤りがないも
のとし）、データと検出符号に対してのみ誤り検
出回路を利用して誤り検出を行つても何等支障は
ない。尚、従来技術に依れば、同期検出回路にて
同期用固定パターンの誤りが検出された場合、同
期保護回路にて正しい同期用固定パターンを補充
し、更にこれに応答してバツフアRAMに記憶さ
れた同期用固定パターンを正しい固定パターンに
修正し、その後、バツフアRAMからの１ブロツ
クの符号の読出しをする必要があつたが、本発明
に依れば、斯かる修正を行う必要はない。

【図面の簡単な説明】

第１図及び第２図は本発明に係る符号誤り検出
回路の異なる実施例を示す図、第３図は符号の構
成を示す図である。 １はＤ−フリツプ・フロツプ（シフトレジス
タ）、２はゲート、４は初期設定手段としての信
号線路、４ａ，４ｂ，４ｃは同じく初期設定手段
としてのゲート、インバータ及び信号線路。

Claims (1)

1. 【特許請求の範囲】 １ 先頭部分に付加された同期用の固定パターン
   と、この固定パターンに続くデータと、前記固定
   パターン及びデータに対して付加された誤り検出
   符号とを１ブロツクとする巡回符号を入力して符
   号誤りを検出する誤り検出回路に於て、 該誤り検出回路を構成するレジスタに対し、固
   定パターンを順次入力したときの値を、初期値と
   して設定する初期状態設定手段を設け、この初期
   値設定後に前記レジスタに対して前記データ及び
   前記誤り検出符号を順次入力し巡回符号の誤りを
   検出することを特徴とする符号誤り検出回路。