JPH01243295A - マスクｒｏｍ装置 - Google Patents
マスクｒｏｍ装置Info
- Publication number
- JPH01243295A JPH01243295A JP63069250A JP6925088A JPH01243295A JP H01243295 A JPH01243295 A JP H01243295A JP 63069250 A JP63069250 A JP 63069250A JP 6925088 A JP6925088 A JP 6925088A JP H01243295 A JPH01243295 A JP H01243295A
- Authority
- JP
- Japan
- Prior art keywords
- mask rom
- block
- change
- mask
- address signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011159 matrix material Substances 0.000 claims abstract description 16
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000010365 information processing Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012356 Product development Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Landscapes
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、マスクＲＯＭ装置に係わり、特にその回路構
成に関する。
成に関する。
マスクＲＯＭは、フォトリングラフィ手法により記憶情
報をＬＳＩ製造工程中に焼き付け、固定するメモリ装置
のことである。近年、このマスクＲＯＭは、各種の情報
処理装置、例えばＯＡ機器、特にワードプロセッサやパ
ーソナルコンピュータ、プリンタなどｊこ広く使用され
、非常に重要になってきている。その性能や機能は最近
ますます向上し、特にその大容量化は、メモＩＪ Ｌ
Ｓ Ｉの中でも最も進んでいる。これは、情報処理機器
の一層の高機能化、および漢字などの日本語処理におけ
る表示の高品位化の推進によるところが大きい。
報をＬＳＩ製造工程中に焼き付け、固定するメモリ装置
のことである。近年、このマスクＲＯＭは、各種の情報
処理装置、例えばＯＡ機器、特にワードプロセッサやパ
ーソナルコンピュータ、プリンタなどｊこ広く使用され
、非常に重要になってきている。その性能や機能は最近
ますます向上し、特にその大容量化は、メモＩＪ Ｌ
Ｓ Ｉの中でも最も進んでいる。これは、情報処理機器
の一層の高機能化、および漢字などの日本語処理におけ
る表示の高品位化の推進によるところが大きい。
第２図はこの種の従来のマスクＲＯＭを表わしたもので
ある。
ある。
図に示したマスクＲＯＭメモリマトリックス１８におけ
る情報データは、マスクＲＯＭの拡散工程時に、マスク
により焼き付けられ、ウェハの完成段階あるい：まパッ
ケージングされた段階では最早修正不可能な形に書き込
まれている。この書き込まれた情報の読み出しは次のよ
うに行われる。
る情報データは、マスクＲＯＭの拡散工程時に、マスク
により焼き付けられ、ウェハの完成段階あるい：まパッ
ケージングされた段階では最早修正不可能な形に書き込
まれている。この書き込まれた情報の読み出しは次のよ
うに行われる。
まず、チップイネーブル端子１１が選択状態にされ、ア
ドレス端子１２にアドレス信号１３が加えられる。この
アドレス信号１３は、アドレス人力バッファ・ラッチ１
４を介してＸデコーダ１５、およびＹデコーダ１６に送
出される。
ドレス端子１２にアドレス信号１３が加えられる。この
アドレス信号１３は、アドレス人力バッファ・ラッチ１
４を介してＸデコーダ１５、およびＹデコーダ１６に送
出される。
そして、これらのχおよびＹデコーダ１５．１６でデコ
ードされて、デコードアドレス信号１７として、マスク
ＲＯＭメモリマトリックス１８に送出される。このデコ
ードアドレス信号１７に従って、格納情報２０（１ビツ
トまたは複数ビット）がＹセレクタ２１によりマスクＲ
ＯＭメモリマ） ＩＪワックス８から選択される。そし
て、出カバソファ２３を通して出力端子２４に読み出さ
れる。
ードされて、デコードアドレス信号１７として、マスク
ＲＯＭメモリマトリックス１８に送出される。このデコ
ードアドレス信号１７に従って、格納情報２０（１ビツ
トまたは複数ビット）がＹセレクタ２１によりマスクＲ
ＯＭメモリマ） ＩＪワックス８から選択される。そし
て、出カバソファ２３を通して出力端子２４に読み出さ
れる。
しかしながら、このような従来のマスクＲＯＭ装置には
次のような欠点がある。すなわち、マスクＲＯＭ装置が
応用されるＯＡ機器やプリンタ、端末機器などは製品寿
命が短いにも係わらず、マスクＲＯＭ装置の開発に要す
るリードタイムが約３ケ月もかかるという問題がある。
次のような欠点がある。すなわち、マスクＲＯＭ装置が
応用されるＯＡ機器やプリンタ、端末機器などは製品寿
命が短いにも係わらず、マスクＲＯＭ装置の開発に要す
るリードタイムが約３ケ月もかかるという問題がある。
また、上記の機器は、仕様が頻繁に変更され、出荷直前
まで決定されない場合が多い。
まで決定されない場合が多い。
このような場合は、機器の仕様変更に応じてＲＯＭの内
容を変更しなければならず、しかもこれは迅速になされ
なげればならない。そこで、ＥＰＲＯＭ装置の１吏用が
考えられるが、これにも次のような問題がある。すなわ
ち、マスクＲＯＭに比べると、Ｅ Ｐ ＲＯＭはその大
容量化が若干遅れており、最先端のマスクＲＯＭに完全
！こ置換できるＥＰＲＯＭはまだ殆ど開発されていない
。
容を変更しなければならず、しかもこれは迅速になされ
なげればならない。そこで、ＥＰＲＯＭ装置の１吏用が
考えられるが、これにも次のような問題がある。すなわ
ち、マスクＲＯＭに比べると、Ｅ Ｐ ＲＯＭはその大
容量化が若干遅れており、最先端のマスクＲＯＭに完全
！こ置換できるＥＰＲＯＭはまだ殆ど開発されていない
。
そこで本発すの目的は、マスクＲＯＭセルを複数の領域
に分割し、そのうちの１つの領域をＥＰＲＯＭセルで代
替し、マスクＲＯＭの書込情報を一部変更したいときに
この代替ＥＰＲＯＭセルを使用することにより、マスク
ＲＯＭの書込情報を迅速に、変更、修正できるマスクＲ
ＯＭ装置を提供することにある。
に分割し、そのうちの１つの領域をＥＰＲＯＭセルで代
替し、マスクＲＯＭの書込情報を一部変更したいときに
この代替ＥＰＲＯＭセルを使用することにより、マスク
ＲＯＭの書込情報を迅速に、変更、修正できるマスクＲ
ＯＭ装置を提供することにある。
本発明のマスクＲＯＭ装置は、複数個の記憶ブロックに
分割されたマスクＲＯＭセルマトリックスと、この分割
された複数個の記憶ブロックのいずれかを内部変更した
いとき、このブロックの格納内容をあらかじめ代替用と
して書き込んでおく代替ＥＰＲＯＭセルと、外部からの
当該マスクＲＯＭ装置へのアクセス情報に従って上記マ
スクＲＯＭセルマトリックスのブロックと上記代替用Ｅ
ＰＲＯＭセルとを切り換え、選択するブロック切換回路
とを具備してハる。
分割されたマスクＲＯＭセルマトリックスと、この分割
された複数個の記憶ブロックのいずれかを内部変更した
いとき、このブロックの格納内容をあらかじめ代替用と
して書き込んでおく代替ＥＰＲＯＭセルと、外部からの
当該マスクＲＯＭ装置へのアクセス情報に従って上記マ
スクＲＯＭセルマトリックスのブロックと上記代替用Ｅ
ＰＲＯＭセルとを切り換え、選択するブロック切換回路
とを具備してハる。
従って本発明によるマスクＲＯＭ装置を用いると、複数
個のブロックに分割されたマスクＲＯＭ装置のいずれか
のブロックに書き込まれた情報を変更したいときは、代
替ＥＰＲＯＭセルに変更データをあらかじめ書き込むよ
うにする。この変更データを読み出したいときは、外部
アドレスをチエツクするブロック切換回路により読み出
しが必要なアドレスに対して上記代替ＥＰＲＯＭセルの
内容を読み出すようにする。
個のブロックに分割されたマスクＲＯＭ装置のいずれか
のブロックに書き込まれた情報を変更したいときは、代
替ＥＰＲＯＭセルに変更データをあらかじめ書き込むよ
うにする。この変更データを読み出したいときは、外部
アドレスをチエツクするブロック切換回路により読み出
しが必要なアドレスに対して上記代替ＥＰＲＯＭセルの
内容を読み出すようにする。
以下実施例につき本発明の詳細な説明する。
第１図は本実施例のマスクＲＯＭ装置を表したものであ
る。第２図と同一部分には同一の符号を付しており、こ
れらの説明を適宜省略する。
る。第２図と同一部分には同一の符号を付しており、こ
れらの説明を適宜省略する。
図においてマスクＲＯＭメモリマトリックス１８は、従
来例と同様に、マスクＲＯＭ製造時に拡散工程における
マスクによって焼き付けられ、ウェハの完成時、あるい
はパッケージされた段階では修正不可能なデータとして
書き込まれている。
来例と同様に、マスクＲＯＭ製造時に拡散工程における
マスクによって焼き付けられ、ウェハの完成時、あるい
はパッケージされた段階では修正不可能なデータとして
書き込まれている。
データの読み出し：ま、従来例とほぼ同じで次のように
なされる。チップイネーブル端子１１が選択状態にされ
た後、アドレス信号１３がアドレス端子１２に加えられ
る。このアドレス信号１３は、アドレス人力バッファ・
ラッチ１４を介してＸおよびＹデコーダ１５．１６に送
出される。このアドレス信号１３を受けたＸデコーダ１
５は、これをデコードし、デコードアドレス信号１７と
してマスクＲＯＭメモリマトリックス１８、および本発
明の特徴をなすブロック切換回路３１に送出する。同様
に、Ｙデコーダ１６も人力したアドレス信号１３をデコ
ードし、デコードアドレス信号３２としてＹセレクタ２
１に送出する。上記のブロック切換回路３１は、外部か
らの当該マスクＲ０Ｍ装置に対するアクセス情報、すな
わちアドレス信号１３に従って、マスクＲＯＭメモリマ
トリックス１８の、分割した各ブロックと以下に説明す
る代替用Ｅ Ｐ ＲＯＭセル３３を切り換え、選択する
ように動作する。
なされる。チップイネーブル端子１１が選択状態にされ
た後、アドレス信号１３がアドレス端子１２に加えられ
る。このアドレス信号１３は、アドレス人力バッファ・
ラッチ１４を介してＸおよびＹデコーダ１５．１６に送
出される。このアドレス信号１３を受けたＸデコーダ１
５は、これをデコードし、デコードアドレス信号１７と
してマスクＲＯＭメモリマトリックス１８、および本発
明の特徴をなすブロック切換回路３１に送出する。同様
に、Ｙデコーダ１６も人力したアドレス信号１３をデコ
ードし、デコードアドレス信号３２としてＹセレクタ２
１に送出する。上記のブロック切換回路３１は、外部か
らの当該マスクＲ０Ｍ装置に対するアクセス情報、すな
わちアドレス信号１３に従って、マスクＲＯＭメモリマ
トリックス１８の、分割した各ブロックと以下に説明す
る代替用Ｅ Ｐ ＲＯＭセル３３を切り換え、選択する
ように動作する。
本発明の特徴をなす、ブロック切換回路３１と代替用Ｅ
ＰＲＯＭセル３３は、既に説明したように、当該マスク
ＲＯＭ装置の内容を緊急に変更したい場合に用いられる
。これは、製品寿命が短く、また製品開発のリードタイ
ムが短いＯＡ機器やプリンタ端末機器においては非常に
重要な問題であり、マスクＲＯＭ装置の内容変更をいか
に早く行うかは、装置開発者にとり死活問題にもなる。
ＰＲＯＭセル３３は、既に説明したように、当該マスク
ＲＯＭ装置の内容を緊急に変更したい場合に用いられる
。これは、製品寿命が短く、また製品開発のリードタイ
ムが短いＯＡ機器やプリンタ端末機器においては非常に
重要な問題であり、マスクＲＯＭ装置の内容変更をいか
に早く行うかは、装置開発者にとり死活問題にもなる。
このような変更が生じた場合、マスクＲＯＭの全体の内
部変更を行うことは通常はまれであり、ある特定の限ら
れた領域、ブロックだけを修正するのが殆どである。そ
こで、このような、領域、ブロックがマスクＲＯＭ装置
のいずれかになって５）るかをあらかじめ調べておき、
この領域またはブロックに格納されたデータの修正デー
タを代替ＥＰ ＲＯＩＶＩ ３３に書き込んでおく。こ
の代替ＥＰＲ○Ｍ３３に書き込む方法は、一般のＥＦＲ
ＯＭの場合と同様に行えばよい。
部変更を行うことは通常はまれであり、ある特定の限ら
れた領域、ブロックだけを修正するのが殆どである。そ
こで、このような、領域、ブロックがマスクＲＯＭ装置
のいずれかになって５）るかをあらかじめ調べておき、
この領域またはブロックに格納されたデータの修正デー
タを代替ＥＰ ＲＯＩＶＩ ３３に書き込んでおく。こ
の代替ＥＰＲ○Ｍ３３に書き込む方法は、一般のＥＦＲ
ＯＭの場合と同様に行えばよい。
このようにして、マスクＲＯＭ装置のあるブロックの格
納データを修正する必要が生じたときは、当該マスクＲ
ＯＭ装置に対するアクセス情報であるアドレス信号１３
に対応するデコードアドレス信号１７がブロック切換回
路３１に人力される。そして、ブロック切換回路３１は
このデコードアドレス信号１７を受けると読出相手とし
て代替ＥＰＲＯＭ３３を選択し、マスクＲＯＭメモリマ
トリックス１８の修正を必要とするブロックの格納内容
として読み出ず。読出データ３５は、マスクＲＯＭメモ
リマトリックス１８の場合と同様に、Ｙセレクタ２１、
出力ハッファ２３を介して出力端子２４から出力される
。
納データを修正する必要が生じたときは、当該マスクＲ
ＯＭ装置に対するアクセス情報であるアドレス信号１３
に対応するデコードアドレス信号１７がブロック切換回
路３１に人力される。そして、ブロック切換回路３１は
このデコードアドレス信号１７を受けると読出相手とし
て代替ＥＰＲＯＭ３３を選択し、マスクＲＯＭメモリマ
トリックス１８の修正を必要とするブロックの格納内容
として読み出ず。読出データ３５は、マスクＲＯＭメモ
リマトリックス１８の場合と同様に、Ｙセレクタ２１、
出力ハッファ２３を介して出力端子２４から出力される
。
なお、上記実施例において、ブロック切換回路３１に対
してもＥ Ｐ ＲＯｉＶ］セルを設け、外部からのアド
レスが変更データの領域をアクセスしたとき、代替Ｅ
Ｐ ＲＯＭ ３３を読み出すようにＥＰＲＯＭセルにプ
ログラムを゛格納するようにしてもよい。
してもＥ Ｐ ＲＯｉＶ］セルを設け、外部からのアド
レスが変更データの領域をアクセスしたとき、代替Ｅ
Ｐ ＲＯＭ ３３を読み出すようにＥＰＲＯＭセルにプ
ログラムを゛格納するようにしてもよい。
以上説明したように本発明は、マスクＲＯＭセルマトリ
ックスを複数の記憶ブロックに分割し、このブロックの
１つと同じ容量の代替ＥＰＲＯＭセルを設け、ブロック
のいずれかの格納内容を変更する必要が生じたとき、変
更データをあらかじめ代替ＥＰＲＯＭ！ご書き込むよう
にし、これを読み出すときは、ブロック切換回路により
上記代替ＲＯＭの格納内容を読み出すことにより、マス
クＲＯＭ装置の書き込まれたデータの迅速な変更、修正
を可能にする効果がある。
ックスを複数の記憶ブロックに分割し、このブロックの
１つと同じ容量の代替ＥＰＲＯＭセルを設け、ブロック
のいずれかの格納内容を変更する必要が生じたとき、変
更データをあらかじめ代替ＥＰＲＯＭ！ご書き込むよう
にし、これを読み出すときは、ブロック切換回路により
上記代替ＲＯＭの格納内容を読み出すことにより、マス
クＲＯＭ装置の書き込まれたデータの迅速な変更、修正
を可能にする効果がある。
第１図は本発明のマスクＲＯＭ装置の一実施例を示すブ
ロック図、第２図は従来のマスクＲＯＭ装置を示すブロ
ック図である。 １８・・・・・・マスクＲＯＭメモリマトリックス、３
１・・・・・ブロック切換回路、 ３３・・・・・・代替ＥＰＲＯＭ０
ロック図、第２図は従来のマスクＲＯＭ装置を示すブロ
ック図である。 １８・・・・・・マスクＲＯＭメモリマトリックス、３
１・・・・・ブロック切換回路、 ３３・・・・・・代替ＥＰＲＯＭ０
Claims (1)
- 複数個の記憶ブロックに分割されたマスクＲＯＭセルマ
トリックスと、この分割された複数個の記憶ブロックの
いずれかに記憶内容の変更の必要が生じたとき、このブ
ロックの格納内容をあらかじめ代替用として書き込んで
おく代替ＥＰＲＯＭセルと、外部からの当該マスクＲＯ
Ｍ装置へのアクセス情報に従って前記マスクＲＯＭセル
マトリックスのブロックと前記代替用ＥＰＲＯＭセルと
を切り換え、選択するブロック切換回路とを具備するこ
とを特徴とするマスクＲＯＭ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63069250A JPH01243295A (ja) | 1988-03-25 | 1988-03-25 | マスクｒｏｍ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63069250A JPH01243295A (ja) | 1988-03-25 | 1988-03-25 | マスクｒｏｍ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01243295A true JPH01243295A (ja) | 1989-09-27 |
Family
ID=13397306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63069250A Pending JPH01243295A (ja) | 1988-03-25 | 1988-03-25 | マスクｒｏｍ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01243295A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5247476A (en) * | 1989-09-18 | 1993-09-21 | Fujitsu Limited | Semiconductor memory device having a mask rom and a prom |
-
1988
- 1988-03-25 JP JP63069250A patent/JPH01243295A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5247476A (en) * | 1989-09-18 | 1993-09-21 | Fujitsu Limited | Semiconductor memory device having a mask rom and a prom |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2899175B2 (ja) | 半導体記憶装置 | |
| JPH02203500A (ja) | 半導体記憶装置 | |
| EP0306920B1 (en) | Data processor having expanded operating functions | |
| JPH01243295A (ja) | マスクｒｏｍ装置 | |
| JPH02208898A (ja) | 半導体記憶装置 | |
| JP2790746B2 (ja) | 半導体記憶装置 | |
| US5034927A (en) | Read only memory | |
| JPH11297066A (ja) | 半導体装置 | |
| US6567320B2 (en) | Data write circuit | |
| KR100273247B1 (ko) | 어드레스의재생이가능한반도체메모리 | |
| JPH0259560B2 (ja) | ||
| JP2004103128A (ja) | 半導体メモリおよび半導体メモリ書き込み制御装置 | |
| JPH0668693A (ja) | 半導体メモリ装置 | |
| JP2003288794A (ja) | 半導体集積回路 | |
| JPH07312081A (ja) | ランダム・アクセス・メモリ回路 | |
| JP2997486B2 (ja) | 半導体記憶回路装置 | |
| JPH03191450A (ja) | メモリーカードの不良チップ代替え回路 | |
| JPH03152796A (ja) | Ｉｃメモリ | |
| JPH09179777A (ja) | 情報記憶装置 | |
| JPH01303697A (ja) | 読出専用記憶装置 | |
| JPH03129542A (ja) | 半導体記憶装置 | |
| JPH04333145A (ja) | モード切替回路 | |
| JPH0262781A (ja) | メモリ回路 | |
| JP2008165917A (ja) | 半導体装置およびその制御方法 | |
| JPH04142623A (ja) | マイクロプログラム制御装置 |