JPH01243742A - 回線切換回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 複数の回線で並列に伝送された情報のうちいずれかを切
換選択する回線切換回路に関し、回線の切換えによる受
信エラーの発生を防」１することを目的とし、 ワード単位で、かつ所定ワード数毎に同期−ノードを設
けたデータを複数の同線夫々により並列に伝送され、該
複数の回線のいずれが一を切換選択して該データを取り
出す回線切換回路において、該複数の回線を伝送された
複数のデータ夫々の各ワードの境界を検出して該複数の
データ夫々のワードタイミング信号を得る複数のタイミ
ング抽出部と該複数のタイミング抽出部人々のワードタ
イミング信号間の位相差に応じて該複数のデータ夫々を
シフトし該複数のデータ夫々の位相を揃える複数の位相
調整部と、切換指示の入来後に選択中のデータに対応す
るタイミング抽出部からワードタイミング信号が供給さ
れたときデータ選択の切換えを指示する切換タイミング
制御部と、該切換タイミング制御部の指示に応じて該複
数の位相調整部夫々より供給される複数のデータから単
一のデータを取り出す切換部とを有し構成する。

〔産業上の利用分野〕

本発明は回線切換回路に関し、複数の回線で並列に伝送
された情報のうちいずれかを切換選択する回線切換回路
に関する。

従来より、テレメータシステム等においては、重要な情
報を伝送する際、この情報を複数の伝送路で同時に伝送
することが行なわれている。

〔従来の技術〕

第５図は従来システムのブロック図を示″ｔｊ、同図中
、送信部１０では変調鼎１１出力を分岐回路１２で分岐
し、複数の回線！１３．１４で並列に伝送する。

受信部１５ではレベル検出器１６．１７夫々で回線１３
．１４夫々の信号レベルを検出し、これが所定レベル以
下のとき切換条件の信号を発生して切換制御回路１８に
供給する。切換条件はこの他にノイズによるエラー多発
及び保守等による人為的切換等でも発生する。切換回路
１８はスイッチ１９を切換制御し、ここで選択された回
線１３又は１４を伝送された信号が復調器２０で復調さ
れ、更にシリアル／パラレル（Ｓ／Ｐ）変換Ｓ２１でパ
ラレルのデータに変換されてバス２２に送出される。

ここで、回線１３．１４を伝送されるデータは第６図（
Ａ）、（Ｂ）に示す如くワード￥蕾で符号化されてｎワ
ード（１ワードは所定数ビット）毎にブロック化され、
送信部１０と受信部１５とのビット同期のずれを補正す
るための同期ワードが設けられている。回線１３．１４
夫々を伝送されたデータは同図（Ａ）、（Ｂ）夫々に示
す如く回線の伝搬遅延時間の違いから位相がずれている
。

受信部１５内のピッｊ−同期をとる回路は第７図に示す
構成である。同期検出器２３は復調器２０の出力する第
８図（Ａ）に示す如きデータから同期ワードを検出して
同期検出信号を生成しりＯツク補正回路２４に供給する
。クロック補正回路２４は発ＩＩｉ器２５の出力するビ
ットクロック周波数の発振信号を同期検出信号の供給タ
イミングに合わせることにより第８図（Ｂ）に示すビッ
トクロックを生成してＳ／ＰＩ換器２１に供給する。

これによってＳ／Ｐ変換器２１はワードψ位のデータを
出力する。

〔発明が解決しようとする課題〕

スイッチ１９の切換えは伝送信号のワードの区切りとは
無関係かつ非同期に行なわれる。また、切換えが発生し
た後、次に同期ワードが供給されるまでの間復調された
データとピットクロックとの同期がとれない。

このため、第６図（Ａ）でブロックの１ワード目を受信
しているときスイッチ１９の切換えが発生すると、同図
（Ｂ）のデータの１ワード目からｎワード目までの間、
ピットクロックの同期がとれない。Ｓ／Ｐ変換器２１内
ではワード毎に複号を行なっており、この際誤り検出符
号を用いたエラーチエツクにより上記の１ワード目から
ｎワード目までのｎワードのデータがエラーとされ、正
常なデータを受信できない期間が発生ずるという問題が
あった。

本発明は上記の点に鑑みなされたもので、回線の切換え
による受信エラーの発生を防止した回線切換回路を提供
することを目的とする。

〔課題を解決するための手段〕

第１図は本発明回路の原理ブロック図を示す。

同図中、回線１３．１４夫々を並列に伝送された信号は
復調器３３．３１に供給されワード単位で、かつ所定ワ
ード数毎に同期ワードを設けたデータが復調される。

タイミング抽出部１．２夫々は、回線１３゜１４夫々を
伝送された複数のデータ夫々の各ワードの境界を検出し
て複数のデータ夫々のワードタイミング信号を得る。

位相調整部３．４夫々は、タイミング抽出部１゜２夫々
のワードタイミング信号間の位相差に応じて複数のデー
タ夫々をシフトし複数のデータ夫々の位相を揃える。

切換タイミング制御部５は、端子７より切換指示の入来
後に選択中のデータに対応するタイミング抽出部からワ
ードタイミング信号が供給されたときデータ選択の切換
えを指示する。

切換部６は、切換タイミングｖ１ｗＪ部５の指示に応じ
て位相制御部３，４大々より供給される複数のデータか
ら甲−のデータを取り出し端子８より出力する。

（作用） 本発明回路においては、回線１３．１４夫々を伝送され
たデータ人々は位相調整部３．４で位旧を揃えられてお
り、切換タイミング制御部５は切換指示があっても選択
中のデータのワードの最後まで持って切換えを行ない、
切換えによって選択されたデータはワードの最初から取
り出される。

このように、回線の切換えは各データの区切りで行なわ
れ、模続回路でワード単位に行なわれるエラーチエツク
においてエラーの発生が防止される。

〔実施例〕

第２図は本発明の回線切換回路の一実施例のブロック図
を示す。

同図中、端子３１．３２夫々には第５図の回線１３．１
４が接続されており、回線１３．１４夫々を伝送された
信号は復調器３３．３４夫々に供給され、ここで復調さ
れる。

復調器３３．３４夫々により得られたデータ１゜２夫々
はシフトレジスタ３５．３６夫々に供給されると共に、
同期検出器３７．３８夫々に供給される。同期検出器３
７．３８夫々はデータ中の同期ワードを検出して同期検
出信号を生成しクロック補正回路３９．４０夫々及びビ
ット／ワードカウンタ４１，４２及びラッチ回路４３．
４４夫々に供給する。

クロック補正回路３９．４０夫々は発娠器を内蔵するも
のでクロック補正回路２４と同様に同期検出信号にタイ
ミングの合ったビットクロック信号ＣＬＫ１．ＣＬ、に
２夫々を生成してシフトレジスタ３５．３６及びビット
／ワードカウンタ４１゜４２夫々及び切換ゲート４５に
供給する。ビット／ワードカウンタ４１．４２夫々は同
期検出信号でリセットされた後ピットクロック信号ＣＬ
Ｋ１゜ＣＬ、　Ｋ　２夫々をカウントして、復調器３３
．３４夫々が出力するデータ１．２夫々の各ワードの境
界を指示するワードタイミング信号１．２夫々を生成し
て切換タイミング生成回路４６に供給し、また、ピット
クロック信号ＣＬＫ１．ＣＬＫ２人々のカウント値を位
相差検出／コード変換回路４７に供給する。上記の同期
検出器３７．３８とクロック補正回路３９．４０とビッ
ト／ワードカウンタ４１．４２とによりタイミング抽出
部１゜２が構成されている。

シフトレジスタ３５．３６夫々はデータ１，２間の最大
の位相差がピットクロック信号のｒｎｎ周転相当すると
して２ｍ＋１段構成であり、復調器３３．３４夫々より
供給されるデータ１．２夫々をクロック補正回路３９．
４０夫々よりのピッＩ・クロック信ＭＣＬＫ１．ＣＬＫ
２によってシフｔ−する。シフトレジスタ３５．３６夫
々２ｍ＋１段人々の出力はヒレフタ４９．５０夫々に供
給される。

位相差検出／コード変換回路４７はピッ１−／ワードカ
ウンタ４１のカウント値からビット／ワードカウンタ４
２のカウント値を減暮してデータ１゜２間の位相差を検
出し、この位相差をコードに変換してラッチ回路４３に
供給すると共に、上記位相差の正ｎの符号を反転してコ
ード化しラッチ回路４４に供給する。ラッチ回路４３．
４４夫々は同期検出器３７．３８夫々から同期検出信号
が供給されたとき後述する切換タイミング生成回路４６
より供給される切換タイミング信号がトルベルであれば
位相差が零に相当するコードをプリセットし、また切換
タイミング信号の立上がり時に位相差検出／コード変換
回路４７からのコードをラッチしてラッチしたコードを
セレクタ４９゜５０夫々に供給する。

セレクタ４９．５０夫々はラッチ回路４３゜４４夫々か
らのコードに従って、シフトレジスタ３５．３６夫々の
２ｍ＋１段のうちいずれかの段の出力データを選択して
出力する。例えばシフトレジスタ３５．３６夫々のデー
タの入力端子に最ら近い段を−ｍ段とし、最も遠い段を
＋ｍ段とし、その中間を０段とすると、セレクタ４９．
５０夫々は位相差が零のコードによってシフトレジスタ
３５．３６夫々の０段の出力を選択し、位相差がｉ（ｉ
は−ｍ≦ｉ≦ｍの整数）のときｉ段の出力を選択する。

セレクタ４９．５０夫々で選択されて出力されるシフト
されたデータ１．２夫々は切換ゲート４５に供給される
。

上記のシフトレジスタ３５．３６、ラッチ回路４３．４
４、位相差検出／コード変換回路４７、セレクタ４９．
５０により位相調整部３．４が構成されている。

また、切換タイミング生成回路４６にはオア回路５１に
入来する回線のレベル低下、ノイズによるエラー多発、
人為的切換等の切換条件の信号を論卵和演算した切換指
示信号が供給されている。

切換部６である切換グー１−４５及び切換タイミング制
御部５である切換タイミング生成回路４６は第３図に示
す構成である。第３図において、端子６０ａ〜６０ｄ夫
々にはデータ１．データ２゜ピットクロック信号ＣＬＫ
Ｉ、ＣＬＫ２夫々が人来しアンド回路６１〜６４夫々に
供給される。また、端子６５８〜６５Ｇ夫々には切換指
示信号、ワードタイミング１．２夫々が供給されＤ型フ
リップ７０ツブ６６のクロック入力端−Ｆ　Ｃ、アンド
回路６７．６８夫々に供給される。

フリップ７０ツブ６６はデータ入力端子りにｉ」レベル
でデータ２の選択を指示し、トルベルでデータ１の選択
を指示するフリップフロップ６９のｒ５端子出力が供給
されており、フリップフロップ６６は切換指示信号の入
来時にこのデータ入力端子りのレベルを取り込んでＱ端
子より出力する。

フリップフロップ６６のＱ端子出力はアンド回路６８に
供給されると共にインバータ７０で反転されてアンド回
路６７に供給され、かつフリップフロップ６９のデータ
入力＄？Ｄに供給される。アンド回路６７．６８夫々は
フリップ７０ツブ６６のＱ端子出力がしレベル、トルベ
ル夫々のときワードタイミング１．２夫々を取り出し、
オア回路７１を介しτ′ノリップフＯツブ６９のクロッ
ク入力端子Ｃに供給する。

フリップ７０ツブ６９はワードタイミング１又は２が供
給されたときフリップ７Ｏツブ６６のＱ端子出力を取り
込み、トルベルでデータ１の選択を指示する。フリップ
フロップ６９のＱＥ子出出力アンド回路６１．６３夫々
に供給され、Ｉ（レベルでデータ２の選択を指示するフ
リップ７０ツブ６９のσ端子出力はアンド回路６２．６
４夫々に供給される。また、フリップ７０ツブ６９のＱ
端子出力、σ端子出力は端子７２ａ、７２ｂ夫々より切
換タイミング信号として第２図に示すラッチ回路４３．
４４夫々に供給され、信号の立上がりでラッチを指示す
る。

これによってアンド回路６１．６３夫々はフリップ７０
ツブ６９のＱ端子出力が１４レベルのときデータ１．ピ
ットクロックＣＬ、　Ｋ　１夫々を取り出し、アンド回
路６２．６４夫々はフリップフロップ６９のσ端子出力
がトルベルのときデータ２゜ピットクロックＣＬＫ２夫
々を取り出ｔ、アンド回路６１又は６２．６３又は６４
夫々で取り出されたデータ、ピットクロックはオア回路
７３゜７４夫々を経て端子７５．７６夫々より出力され
る。

ここで復調器３３．３４夫々が第４図（Ａ）。

（Ｂ）に示す如くデータ１及びこれに対して遅れたデー
タ２を出力しており、フリップ７０ツプ６９のＱ＋Ｗ子
出力出力ルベルで端子７５，７６７１’らデータ１、ピ
ッｌ−クロックＣＬ、　Ｋ　１が出力されている状態に
おいて、時刻Ｌ１で端子６５ａに切換指示信号が入来す
ると７リツプフロツブ６６のＱＤａ子出力出力レベルと
なる。また、このときセレクタ４９はシフトレジスタ３
５の０段出力を取り出し、セレクタ５０は位相差ｉに応
じたシフトレジスタ３６の１段出力を取り出し、切換ゲ
ート４５におけるデータ２の位相はデータ１の位相に揃
えられている。

この後、ワードタイミング１の入来する時刻ｔ２で７リ
ツプ７０ツブ６９のＱＧ子出出力［−レベルとなり、端
子７５．７６からデータ２、ピッ１へクロックＣＬＫ２
が出力される。このとき、切換ゲート４５の出力するデ
ータは第４図（Ｃ）に示す如くデータ１の１ワード目の
終了後データ２の２ワード目の先頭から出力されデータ
の欠落がない。

この侵、データ２の同期ワードが入来した時点でラッチ
回路４４がプリセットされセレクタ５０はシフトレジス
タ３６の０段出力を取り出して、切換ゲート４５の出力
データはデータ２のタイミングに合わＵられる。

また、第４図（Ｄ）、（Ｅ）に示す如くデータ１がデー
タ２に対して遅れている場合において、切換ゲート１１
５がデータ１、ピッ１〜クロツクＣＬＫ１を出力してい
る時刻ｔ３で切換指示信号が入来すると、この後のワー
ドタイミング１の入来する時刻ｔ４で切換ゲート７１５
は第４図（Ｆ）に示す如くデータ１と同位相に揃えられ
たデータ２とビットクロックＣＬＫ２とを取り出して出
力づる。

更にデータ２の同期ワードが入来した時点で切換ゲート
４５の出力データはデータ２のタイミングに合わせられ
る。

このように回線の切換えは選択中のデータのワードの区
切りで行なわれ、複数のデータは全て選択中のデータに
位相が揃えられているため、ｄれているデータから進ん
でいるデータへの切換え時であってもデータの欠落が生
じない。

第２図に戻って説明するに切換ゲート４５で取り出され
たデータ及びピットクロックはＳ／Ｐ変換器５２に供給
され、ここでワード毎に復号されたデータはピットクロ
ックを用いてシリアル／パラレル変換され、ワード中位
でバス５３に出力される。

〔発明の効果〕

上）ホの如く、本発明の回線切換回路によれば、回線の
切換えによるデータの欠落がなく受信エラーの発生が防
止され、実用上きわめて有用である。

【図面の簡単な説明】

第１図は本発明回路の原理ブロック図、第２図は本発明
回路の一実施例のブロック図、第３図は第２図の一部回
路の回路図、 第４図は第２図の回路各部の（Ｑ号タイムチャート、 第５図は従来システムの一例のブロック図、第６図は第
５図の回路各部の信号タイムチャート、 第７図は第５図の回路の一部のブロック図、第８図は第
７図の回路各部の信号タイムヂャートである。 図において、 １．２はタイミング抽出部、 ３．４は位相調整部、 ５は切換タイミング制御部、 ６は切換部、 ３３．３４は復調器、 ３５．３６はシフトレジスタ、 ３７．３８は同期検出器、 ３９．４０はクロック補正回路、 ４１．４２はビット／ワードカウンタ、４３．４４はラ
ッチ回路、 ４５は切換ゲート、 ４６は切換タイミング生成回路、 ４７は位相差検出／コード変換回路、 ４９．５０はセレクタ、 ５２はＳ／Ｐ変換器 を示す。 特許出願人　富　士　通　株式会社 代　　理　　人　　弁理士　　伊　　東　　忠　　彦　
　　　゛パ１，７′ 葎Ａ贅ｅ目巨μｓ多のにり艷ブｏ−／２［２１ｉＩ１図 ヤ２［２＋の一卸回協、ｎ回関 ｍシステｔ−リフ゛ロツ２℃４ 第５図 ヤを回ｎ回衰−−甲ハ４酬号タメム斗ヤード第６図 ヤを目Ｇ回路−−岬のプロア２図 第７図 才２図の目３与δ４甲千夕Ａ４チャートｉｉｓ因

Claims (1)

1. 【特許請求の範囲】 ワード単位で、かつ所定ワード数毎に同期ワードを設け
   たデータを複数の回線（１３、１４）夫々により並列に
   伝送され、該複数の回線（１３、１４）のいずれか一を
   切換選択して該データを取り出す回線切換回路において
   、 該複数の回線（１３、１４）を伝送された複数のデータ
   夫々の各ワードの境界を検出して該複数のデータ夫々の
   ワードタイミング信号を得る複数のタイミング抽出部（
   １、２）と該複数のタイミング抽出部（１、２）夫々の
   ワードタイミング信号間の位相差に応じて該複数のデー
   タ夫々をシフトし該複数のデータ夫々の位相を揃える複
   数の位相調整部（３、４）と、 切換指示の入来後に選択中のデータに対応するタイミン
   グ抽出部からワードタイミング信号が供給されたときデ
   ータ選択の切換えを指示する切換タイミング制御部（５
   ）と、 該切換タイミング制御部（５）の指示に応じて該複数の
   位相調整部（３、４）夫々より供給される複数のデータ
   から単一のデータを取り出す切換部（６）とを有するこ
   とを特徴とする回線切換回路。