JPH01244550A - エンジニアパネルを備える計算機システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 旧算機システムのプログラムのデハノクのために用いら
れるエンジニアパネルを制御するためのエンジニアパネ
ル制御方式に関し。

メモリデータ以外のものについてもストップ条件か設定
できるようにすることを目的とし。

エンジニアパネルは、アドレスバス上のデータが所定の
値と一致したときにその一致信号を検出するア［レス一
致検出回路を倫えるとともに、旧算機システムは、この
７トレス一致検出回路の検出する一致信号をイｊ効とす
るか保留とするかのいずれかにと制御するアトＩ／ス一
致制御手段と、上記アドレスー故検出回絡の−・敗信号
が入力されたときにストップ条件か成立するか否かを判
断し。

ストップ条件が成立するときには」−記エンジニアパネ
ルにと制御を移すとともに、スＩ・ノブ条件か成立しな
いときにはプログラム命令の実行をシンクルステツブモ
ー用・にと設定し、かつ」−記アトレスー故制御手段の
制御を保留モートに設定するスＩ・ノブ条件判断手段と
、プロクラム命令の実行終丁後にジンクルステップモー
１−を解除するとともに、十記アｌし一ス一致制御手段
の制御を有効モードルこ設定する内部割込処理制御１手
段とを備えてなるように１１４成する。

〔産業上の利用分野〕

本発明は＝＋′！Ｊ′機システＪ、のブＩ−Ｉクラムの
デハノクのために用いられるエンジニアパネルを制御す
るためのエンジニアパネル制御方式〇こ関し、特に＝を
算ａシステＪ・からＪ−ンシニアバ不ルに制御を移すと
きのエンジニアパネル制ｔｉ１１方式乙こ関するもので
ある。

泗算機ソステムのプしｌクラムのテハノクをするときＱ
ごは、エンジニアパネルを用いて旧ｑ機システムを稼動
中の任意のところで停止さ−けて、その停止時におりる
メモリデータの内容、レンスクデータの内容、ｃｐｕの
状態といったものを調べることになる。このようなため
に用いられるエンジニアパネルは、プロクラムのデハノ
クがより効率的に実行できるように構成させていく必要
がある。

〔従来の技術〕

第５図及び第６Ｍに従って、旧算機システＪ、からエン
ジニアパネルに制御を移すためのエンジニアパネル制御
方式の従来技術について説明する。

第５図に示すように、ＣＰＵ１．、メモリ２．ハス３．
デイスプレィ装置４．キーボーＦ’　５及びプリンタ６
からなる計算機システム２０に接続される従来のエンジ
ニアパネル１０では、計算機システム２０から制御を移
すために、ハードウェアからなるアドレス一致検出回路
１］と１条件−数構出回絡］３と、このアドレス一致検
出回路］１の出力と条イイ１一致検出回路１３の出力の
論理積をとるアンド回路１４とを備えるよう構成されて
いる。

そして、このアドレス一致検出回路１１は、第６図に示
すように、計算機システム２０の稼動を停止させたいア
ドレスデータを設定するところの設定アトＩ／スレシス
タＩｌａと、アドレスバス３．１上に流れるアＦ’　ｌ
／スデータがこの設定アドレスバスクｌｌａの設定アド
レスデータと一致したときに一致信号を送出するよう動
作するアドレス−致アン（ヶ−１・１１１〕とから＋１
モ成されている。−方２条（１−・数構出回路１３は、
同しく第６図に示すように、訓算機システＪ、２０の稼
動の（シ゛止条イ？１を課ずメー〔す番地を設定すると
ころのデータアドレスレシスク１３ａと、そのときの停
止条イイ１となるメモリう一一夕を設定するところのメ
モリデータレシスク１３ｂと、データバス３ｂ上に流れ
るメモリデータかこのメモリデータレソスタ１３ｂの設
定メモリデータと一致したときに−・致信号を送出する
よう動作するデーク一致アントケ−１・１３Ｃとから構
成されている。

ごのよ・うに構成される従来のエンジニアパネル１０に
おいては、アドレス一致検出回路ＩＦがアドレスデータ
の一致を検出し、かつ条件一致検出回路１３かメモリデ
ータの一致を検出したときに。

アン１回路１４に出力か送出され、このアンド凹路１４
の出力がＣＰＵＩの最優先割込み信号（ＮＭＩ信号）と
なってＣＰＵＩのプログラム処理の実行が停止されるこ
とで、エンジニアパネルに制御が移るように構成されて
いたのである。そして。

プログラムは、この制御の移されたエンジニアパネル１
０を用いて計算機システム２０の各種状態を参照し、プ
ログラムのデハソクを実行したのである。

〔発明が解決しようとする課題〕

しかしながら、このような従来技術によるならば、ＣＰ
ＵＩが指定したメモリアドレスをアクセスし、そのとき
のメモリデータが設定された値になっていたときには計
算機システム２０を停止させるといういわゆるメモリデ
ータに関しての条件句アドレスス１−ツブ機能は実現で
きるものの、ＣＰＵＩ内部のレジスタ等を条件項目にす
ることばできなかったのである。これから、プログラム
のデハソクの効率が十分上がらないという問題点があっ
たのである。

これを解決する１つの方法として、ハート的な条件一致
検出回路１３を省略して、アドレス一致検出回路１１か
アドレスデータの一致を検出したときにＣＩ）Ｕ’ｌに
＠優先側込め（以下、’ＮＭＩ割込みという）をかげ、
後はソフトウェアの実行によりＣＰＵ’ｌの内部レジス
タ等に対して条件を設定し判断していくという方式をと
ることが考えられる。しかしなから、計算機システム２
０では。

命令を実行する前に予めフエ・７チしてしまうというい
わゆるブリフェッチ機能を採用するものか多く、このよ
うなブリフェッチ機能をもつ計算機システム２０にあっ
ては単純にアドレス一致検出回路・１１だりでＮＭ■割
込めをかけるようにすると。

本来の設定アドレスデータの命令の前の命令でＮＭＩ割
込みがかかることになる。これから２条件が成立しない
として割込のを解除して処理を再開しても、再度その命
令でＮＭＩ割込めがかかって無限のループに入ってしま
うことから、エンジニアパネル１０を構成できないので
ある。

本発明ばかがる事情に鑑みてなされたものであって、命
令のブリフェッチ機能を有するような計算機システムに
対しても、メモリデータ以外に関してのストップ条件を
設定できるようにするエンジニアパネル制御方式の提供
を目的とするものである。

〔課題を解決するための手段〕

第１図は本発明の原理構成図である。

図中、１０ばエンジニアパネル、２０は計算機システム
である。エンジニアパネル１０は、第５図及び第６図で
説明したアドレス一致検出回路１１を備えるとともに、
レジスタデータやメモリデータの内容を表示するための
複数の点灯手段からなる表示手段１２を備えるものであ
る。２１は命令実行手段であって、計算機システム２０
のプログラムの命令を実行するためのもの、２２はシン
グルステップ設定手段であって、命令実行手段２１の命
令実行をシングルステップモードにと設定するためのも
の、２３はアドレス一致制御手段であって、アドレス一
致検出回路１１の検出する一致信号を有効とするか保留
とするかのいずれかにと制御するだめのもの、２４はス
トップ条件判断手段であって、アドレス一致制御手段２
３を介してアドレス一致検出回路１１の一致信号を人力
し、この一致信号の入力があるときに予め設定されてい
るデータのストップ条件が成立するか否かを判断するだ
めのもの、２５は内部割込処理制御手段であって、命令
実行手段２１のシングルステップモードでの命令実行終
了後に内部割込め処理を実行するためのものである。

〔作用〕

本発明では、ストップ条件判断手段２４は、ストップ条
件が成立すると判断するときにはエンジニアパネル１０
に制御を移すとともに、スＩ・ツブ条件が成立しないと
判断するときにはシングルステ・７プ設定手段２２をセ
ットして命令実行手段２１の命令実行をシングルステッ
プモードにと設定し、かつアドレス−数詞ｉｌ１手段２
３の制御を保留モートにと設定するよう処理する。そし
て、内部割込処理制御手段２５は、内部割込み処理とし
て。

シングルステップ設定手段２２をリセットしてシングル
ステ、プモードを解除するとともに、アドレス一致制御
手段２３の制御を有効モードにと設定するよう処理する
。

そして本発明では、ストップ条件判断手段２４がストッ
プ条件が成立しないと判断するときには。

命令の実行を続けながら不一致情報の内容を表示手段１
２に瞬時的に表示するよう処理する。

従って２本発明では、ソフトウェア手段からなるストッ
プ条件判断手段２４がストップ条件を判断することから
、メモリデータ以外のものに対してもストップ条件が設
けられるようになるとともに、命令のブリフェッチ機能
のある計算機システム２０に対しては、−旦アドレス一
致制御手段２３を保留モードにとすることでアドレス一
致検出回路１１からの入力を遮断し、シングルステップ
モードで命令を実行してから元に戻すので、命令の実行
が無限ループにと入ることがないのである。

そして９本発明では、不−・数情報の内容が表示される
ので、デハノクの処理か極めて効率よく行えるごとにな
る。

〔実施例〕

以下２実施例に従って本発明の詳細な説明する。

第２図に９本発明のエンジニアパネル制御方式を実現す
るだめのシステム構成図を示す。この図に示すように、
ＣＰＵ１．　メモリ２．ハス３．デイスプレィ装置４．
ギーポート５及びプリンタ６からなる計算機システム２
０に接続される本発明のエンジニアパネル１０は、従来
技術と変わることなくアドレス一致検出回路】１を実装
するものの、従来技術と異なって条件一致検出回路１３
を省略するよう構成されるものである。本発明の実装す
るこのアドレス一致検出回路】■は、第５図でも説明し
たように、ハス３を構成するアドレスバス上に流れるア
Ｉ・レスデータが、プログラマにより予め設定されると
ころの設定アドレスデータと一致したときに、ＣＰＵＩ
へのＮＭＩ信号となる一致信号を発生するよう動作する
ことになる。

そして１図中の１２は１例えば８個のＬＥＤ列からなる
表示手段であって、エンジニアパネル１０に制御が移っ
てから、プログラマの指示に従ってＣＰＵ　１のレジス
タデータやメモリ２のメモリデータの内容を表示ずべく
点灯するよう動作するものである。この表示手段１２は
、従来のエンジニアパネル１０でも装備するものである
が、第５図においては説明の便宜上省略していたもので
ある。

本発明では９条件一致検出回路１３を省略する代わりに
、ＣＰＵＩがエンジニアパネル１０に制御を移すための
所定のトラップ割込み処理を実行するよう構成するもの
である。次に、第３図に従って、ＣＰＵＩの実行するこ
のｌ・ランプ割込み処理の内容と、ＮＭＩ信号が入力さ
れるときにＣＰＵ１が実行することになるＮＭＩ割込み
処理の内容について説明する。

第３図（Ａ）にＮＭＩ割込み処理のフローチャート、第
３図（Ｂ）にトランプ割込み処理のフじ２−チャ−１・
を示ず。この第３図（Δ）のフローチャー１・に示ずよ
うに、エンジニアパネル１０からＮ１ｖｌＩ（を号が人
力されると、ＣＰＵＩは、最初にステップ１０て、スト
ップ条件が成立しているか否かを判断する。予めプログ
ラマにより設定されることになるこのス（・ツブ条件は
１本発明の判断がソフトウェア手段によりなされること
から、従来と異なりメモリデータに関するものに限られ
ることなく、ｃｐｕｌのレジスタデータ等についても設
定することができるのである。ステップ１０の判断でス
トップ条件が成立していると判断するときには、ステッ
プ１１に進んで、エンジニアパネル１０に制御を移す処
理を行う。このようにして制御の移されたエンジニアパ
ネル１０は、停止ランプを点灯させ、鍵盤操作監視ルー
チンを実行してプログラマからの鍵盤操作を受イ」け、
ＣＰＵ１とのデータのやり取りを実行するエンジニアパ
ネル操作処理に入ることになる。

一方、ステップ１０の判断でストップ条件が成立してい
ないと判断するときには、ステップ１２にと進んで、Ｎ
ＭＩ信号としてアドレス一致検出回路１１から入力され
た一致信号を解除するとともに、以降の一致信号を受付
けないようにするための保留処理を行うことになる。こ
の解除保留処理が終了すると２次のステップ１３で、プ
ログラム命令の実行をシングルステップモート′で実行
するようにと設定し、続くステップ１４で１割込みの生
したプログラムにと戻るよう処理するのである。

第３図（Ｂ）に示すトラップ割込みの処理は。

プログラム命令の実行終了時点で、プログラム命令の実
行がシングルステップモードに設定されているときに、
内部割込み動作により実行されることになる。この第３
図（Ｂ）に示すように、シングルステップモードに設定
されているときには、ＣＰＵＩは、最初にステップ２０
で、アドレス一致検出回路１１からの一致信号が保留状
態となっているか否かを判断する。ステップ２０の判断
で保留状態となっていないと判断するときには、ステッ
プ２１にと進んで、ステップ１１の処理と同じくエンジ
ニアパネル操作処理に入ることになる。−方、ステップ
２０の判断で保留中と判断するときには、ステップ２２
にと進んで、アドレス一致検出回路１１からの一致信号
を受は付けるようにと再設定し１次のステップ２３でプ
ログラム命令の実行をシングルステップモードから解除
する。そして、続くステップ２４で１割込みの生じたプ
ログラムに戻るよう処理するのである。

次に、このような本発明の割込み処理の実行により、命
令のブリフェッチ機能があっても何ら支障な（エンジニ
アパネル１０に制御を移せることになるということを、
具体的な処理の動作例をとりながら説明する。第４図は
、この説明のための命令ステップであり、このｎ番地命
令にアドレス一致が設定されていることを想定している
。

プログラムが（ｎ−１）番地の命令実行時においてｎ番
地命令をブリフェッチしていることから。

アドレス一致が生じ、（ｎ−１）番地命令の終了時点で
エンジニアパネル１０のアドレス一致検出回路１１から
一致信号が送出されてＮＭ■割込みが発生することにな
る。この一致信号はアドレス一致が設定されているｎ番
地命令の未実行の段階で生じたものであることから、ス
テップ１０の判断でストップ条件が成立していないこと
が判断される。これから、ステップ１２でアドレス一致
検出回路１１からの一致信号が解除されて保留状態とな
るとともに、ステップ１３でシングルステップモードに
設定されて（ｎ　−１）番地命令の終了時点に戻るごと
になる。

従来であれば、　　（ｎ−１）番地命令に戻ることで発
生ずるアドレス一致検出回路１１からの一致信号で無限
ループに入ってしまうのであるが１本発明ではステップ
１２での処理でこの一致信号を受は付けないようにしで
あることから、そのままｎ番地命令をシングルステップ
モードで実行することになる。そして、このｎ番地命令
の終了時点で、今度はトラップ割込みがかかることにな
る。このトラップ割込みにおいて、（ｎ−１）番地命令
のステップ１２の処理によりアドレス一致検出回路１１
からの一致信号は保留状態となっていることから、ステ
ップ２２でこの一致信号が受は付けられることになるよ
うにと再設定されるとともに。

ステップ２３でシングルステップモードが解除されてｎ
番地命令の終了時点に戻ることになる。そして、　　（
ｎ＋１）番地命令、　　（ｎ＋２）番地命令が連続して
実行され、“ＬＯＯＰ”命令に従って再び（ｎ−１）番
地命令にと戻るのである。続く（ｎ−１）番地命令の実
行で、前述と同様にアドレス一致検出回路１１から一致
信号が送出されてＮＭＩ割込みにと入るのであるが、今
度はｎ　番地命令が既に実行されているので、ステップ
　１０の判断でストップ条件が成立していることが判断
されて、ステップ１１に入ってエンジニアパネル１０に
制御が移るのである。

このように１本発明では、命令のブリフェッチ機能に対
して、−旦アドレス一致検出回路１１からの一致信号を
受はイ１けないようにし、シングルステップモードで命
令を実行してから元に戻すよう構成するので、命令の実
行が停止してしまうといった不都合は生じないのである
。

そして１本発明では、ＮＭ１割込み処理のステップ１０
での判断て、ストップ条件か成立しないと判断するとき
には１表示手段１２にその不−・数情報を瞬時的に表示
するようにするのである。ごのよ・うに表示することで
、プログラマのテハ・ツク処理か一段と効率的に実行で
きるようになるのである。ここで、瞬時に表示させるよ
うにしたのは。

プログラムを不用意に停止トさせてしまうと実行の条件
が狂ってしまう恐れがあるからである。

なお、第４図の具体例にあっては、”ＬＯＯＰ”命名を
用いることで、ｎ番地命令を未実行から実行に転化させ
てストップ条件か成立するよ・ウモことするものを示し
たが、これはあくまで説明の便宜のためてあって１本発
明の動作を限定するものではないのである。

〔発明の効果〕

以上説明したように１本発明によれは２条（／４−・致
の判断をｃ　ｐ　ｕのソフトウェア手段により行うので
、メモリテーク以外にも１例えは内部テーク。

ＩＯボートうゝ−り、現在のメモリの空間番ぢ、各種う
一一夕の演算値といった多くのＩｊ’、ｉ　ｌＴ＋に１
１意のストップ条件を設定てきるようになるととも（、
こ、命令のブリフェッチ機能かあ、デでも、ごの条（４
一致のＩ′：ＩＩ　ＩＪＪｉを実装できるようになるの
−（ある。従って。

プｌ：ｌグラＪ・のテハソクかより容易となるのである
。

更に本発明によれは、プロクラムを稼動状態にしたまま
で内部の処理状態か容易にり１部のオペＩ／−クに認、
識できろよ・）になることから、停止状態での掌握か国
難なブＩＩクラムに対して、より効率０）ｉ坊いプロク
ラム開発環境を提供できるごとになるのである。

【図面の簡単な説明】

第１図髭１本発明の原理構成図。 第２図番。土木発明のシステ１、構成図。 第３図は本発明の実行する割込め処理のフローチャー１
−。 第４図は本発明の詳細な説明ずろための命令スう−ノブ
図。 −１！１　− 第５図は従来技術のシステム構成図。 第６図は従来技術のＮＭ＋信号発生のためのハードウェ
ア構成図である。 図中、１はＣＩ）Ｕｌ、２Ｌ；Ｉメモリ、３はハス。 １０はエンジニアパネル、ＩＮ；ｌアトＩ／ス−Ｎ’ｉ
　検出回路、１２は表示手段＋１３は条件一致検出回路
、２０は計算機システムである。 特許出願人　　株式会社　ピーエフニー代理人　弁理士
　　森　１）　寛（外２名）０　　　（１’）　　　、
− 従来技術のＮＭ＋ 信号発生のためのハードウェア構成図 第６図

Claims (2)

【特許請求の範囲】
1. （１）計算機システム（２０）のプログラムのデバッグ
   を行うためのエンジニアパネル（１０）を制御するエン
   ジニアパネル制御方式において、 上記エンジニアパネル（１０）は、アドレスバス上のデ
   ータが予め設定される所定の値と一致したときにその一
   致信号を検出するアドレス一致検出回路（１１）を備え
   るとともに、 上記計算機システム（２０）は、このアドレス一致検出
   回路（１１）の検出する一致信号を有効とするか保留と
   するかのいずれかにと制御するアドレス一致制御手段（
   ２３）と、このアドレス一致制御手段（２３）を介して
   上記アドレス一致検出回路（１１）の一致信号が入力さ
   れたときに、予め設定されているデータのストップ条件
   が成立するか否かを判断し、ストップ条件が成立すると
   きには上記エンジニアパネル（１０）に制御を移すとと
   もに、ストップ条件が成立しないときにはプログラム命
   令の実行をシングルステップモードに設定し、かつ上記
   アドレス一致制御手段（２３）の制御を保留モードにと
   設定するストップ条件判断手段（２４）と、プログラム
   命令の実行終了後に、プログラム命令の実行がシングル
   ステップモードに設定されているときにはこのシングル
   ステップモードを解除するとともに、上記アドレス一致
   制御手段（２３）の制御を有効モードに設定する内部割
   込処理制御手段（２５）とを備えてなることを 特徴とするエンジニアパネル制御方式。
2. （２）請求項１記載のエンジニアパネル制御方式におい
   て、ストップ条件判断手段（２４）がストップ条件が成
   立しないと判断するときには、不一致情報の内容をエン
   ジニアパネル（１０）上に設けられる表示手段（１２）
   に瞬時的に表示させてなることを 特徴とするエンジニアパネル制御方式。