JPH01244565A - 拡張記憶転送制御方式 - Google Patents
拡張記憶転送制御方式Info
- Publication number
- JPH01244565A JPH01244565A JP6987388A JP6987388A JPH01244565A JP H01244565 A JPH01244565 A JP H01244565A JP 6987388 A JP6987388 A JP 6987388A JP 6987388 A JP6987388 A JP 6987388A JP H01244565 A JPH01244565 A JP H01244565A
- Authority
- JP
- Japan
- Prior art keywords
- data transfer
- storage device
- data
- transfer
- processing unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims description 11
- 230000002860 competitive effect Effects 0.000 abstract 1
- 238000001514 detection method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 230000010365 information processing Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Landscapes
- Multi Processors (AREA)
- Complex Calculations (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、主記憶装置と拡張記憶装置のデータ転送を行
う拡張記憶転送方式に関し、特に複数プロセッサ間の通
信ロック方式に関する。
う拡張記憶転送方式に関し、特に複数プロセッサ間の通
信ロック方式に関する。
大規模科学技術計算を実施するスーパーコンピュータで
は、対象とする問題の規模も犬きくなシ。
は、対象とする問題の規模も犬きくなシ。
必要とするデータのすべてを主記憶装置におくことはむ
ずかしく、このため主記憶装置と、高速転送が可能でか
つ大容量の拡張記憶装置とを設る拡張記憶転送方式を採
用している。
ずかしく、このため主記憶装置と、高速転送が可能でか
つ大容量の拡張記憶装置とを設る拡張記憶転送方式を採
用している。
また、演算を高速に実行するために、′ｇ、数の演算処
理装置を接続して、同時にジョブを実行することて性能
の向−上をはかっている。
理装置を接続して、同時にジョブを実行することて性能
の向−上をはかっている。
従来この種の拡張記憶装置を有する情報処理装置でｄ、
複数のノ０ロセノサ刀）らのデータ転送要求の競合を制
御するためのロック手段は、主記憶装置−Ｆに存在して
い／こ・ 〔発明が解決しようとする課題〕 しかしながら、上述した従来の拡張記憶装置が接続され
るスーパーコンピュータにおける拡張記憶転送制御力式
では、複数のブロセノザからの拡張記憶データ転送要求
の制御を行なう通信ロックは主記憶装置上におかれてい
るので、高速演算処理装置かベクトル命令を実子ゴして
上記憶装ｙ■１に対して、ベクトルデータのロー１・斗
たはストアを１了なって主記憶装置を専有している時や
２人出力処理装置が磁気ディスク装置ｌとと主記憶装置
とのデータ伝送中１．高速演算処理装ｊＩｔｈ又は中央
処理装置が主記憶装置と拡張記憶装置とのデータ１転送
をイボな９為に上記・臆装置上の通信ロックを抗み出ず
時や転送が光子して通信ロックを解除するｌ４に。
複数のノ０ロセノサ刀）らのデータ転送要求の競合を制
御するためのロック手段は、主記憶装置−Ｆに存在して
い／こ・ 〔発明が解決しようとする課題〕 しかしながら、上述した従来の拡張記憶装置が接続され
るスーパーコンピュータにおける拡張記憶転送制御力式
では、複数のブロセノザからの拡張記憶データ転送要求
の制御を行なう通信ロックは主記憶装置上におかれてい
るので、高速演算処理装置かベクトル命令を実子ゴして
上記憶装ｙ■１に対して、ベクトルデータのロー１・斗
たはストアを１了なって主記憶装置を専有している時や
２人出力処理装置が磁気ディスク装置ｌとと主記憶装置
とのデータ伝送中１．高速演算処理装ｊＩｔｈ又は中央
処理装置が主記憶装置と拡張記憶装置とのデータ１転送
をイボな９為に上記・臆装置上の通信ロックを抗み出ず
時や転送が光子して通信ロックを解除するｌ４に。
主記憶装置の専有か解かれる４で、その命令の実行を待
たされてし斗うため、性能が低下するという欠点があっ
た。
たされてし斗うため、性能が低下するという欠点があっ
た。
そこで２本発明の技術的課題は、１−記欠点に鑑み、主
記憶装置の使用状態に係りなく、ブ゛−タ転送ロノクン
ラグにアクセスができ、かつ、そのアクセス時間を短縮
できる拡張記憶転送制御方式を提供することである。
記憶装置の使用状態に係りなく、ブ゛−タ転送ロノクン
ラグにアクセスができ、かつ、そのアクセス時間を短縮
できる拡張記憶転送制御方式を提供することである。
本発明によれば、システム制御装置と、中央処理装置と
、高速演算処理装置と、第１の主記憶装置と、第２の上
記憶装モロ′と、拡張記憶装置とを有する拡張記憶転送
制御方式でちって、前記中央処理装置からのデータ転送
要求がある場合は、前記第１の主記憶装置と前記拡張記
・１、（５）装置とのう゛−タ転込をγ−Ｊい、前記高
速演算処理装置鮮からのデータ転送要求がある場合は、
前記第２の主記憶装置と前記拡張記憶装置とのデータ転
送を行なう拡張記・１：はデー タ転送制釧ｊ手段と、
前記中央処理装置と前記高速演算処理装置とからアクセ
スが可能な前記システム制御装置内にあって、前記中央
処理装置訃たは前記高速演算処理装置が、前記拡張記憶
データ転送制御手段へデータ転送要求を送出する前に、
他処理装置がプ゛−タ転送中の」場合は、転送が終了す
るまでブ゛−タ転送要求の送出を保留し、データ転送中
でない場合は、自処理装置がデータ転送中であるとして
、データ転送要求を送出する通信ロック手段とを有する
ことを特徴とする拡張記憶転送制御方式が１４ｔられる
。
、高速演算処理装置と、第１の主記憶装置と、第２の上
記憶装モロ′と、拡張記憶装置とを有する拡張記憶転送
制御方式でちって、前記中央処理装置からのデータ転送
要求がある場合は、前記第１の主記憶装置と前記拡張記
・１、（５）装置とのう゛−タ転込をγ−Ｊい、前記高
速演算処理装置鮮からのデータ転送要求がある場合は、
前記第２の主記憶装置と前記拡張記憶装置とのデータ転
送を行なう拡張記・１：はデー タ転送制釧ｊ手段と、
前記中央処理装置と前記高速演算処理装置とからアクセ
スが可能な前記システム制御装置内にあって、前記中央
処理装置訃たは前記高速演算処理装置が、前記拡張記憶
データ転送制御手段へデータ転送要求を送出する前に、
他処理装置がプ゛−タ転送中の」場合は、転送が終了す
るまでブ゛−タ転送要求の送出を保留し、データ転送中
でない場合は、自処理装置がデータ転送中であるとして
、データ転送要求を送出する通信ロック手段とを有する
ことを特徴とする拡張記憶転送制御方式が１４ｔられる
。
次だ本発明の一実施例について図面を参照しで説明する
。
。
第１図に示すとおり１本発明の一実施例に係る拡張記憶
転送制御方式を採る情報処理装置は、システム制御装置
６１と、それに接続される入出力処理装置５と２本シス
テム全体の制御を行なう中央処理装置６と、ベクトル割
算を主体に実施する複数の高速演算処理装置２〜４と、
中央処理装置６用の主記憶でオペレーティングシステム
機能が動作する制御用主記憶装置９と、ベクトル計算用
のベクトルデータや高速演算処理装置装置白２〜４で実
行されるユーザプログラムを格納した高速演算処理装置
２〜４用の超高速、太番ｈ（の演算用主記憶装置７と、
拡張記憶装置８と、中央処理装置６や入出力処理装置５
と制御用主記憶装置９．演算用主記憶装置７とのデータ
転送を制御する制御用データ転送制御回路１１と、複数
の高速演算処理装置２〜４と演算用主記憶装置７．制御
用主記憶装置９とのデータ転送を制御する演算用データ
転送制御回路１０と、拡張記憶装置８と演算用主記憶装
置７．制御用主記憶装置９とのデータ転送を制御する拡
張配憶データ転送制御回路１２と、高速演算処理装置２
〜４や中央処理装置６からのロック命令及びロック解除
命令を受は付ける通信ロック回路１３とから構成されて
いる。
転送制御方式を採る情報処理装置は、システム制御装置
６１と、それに接続される入出力処理装置５と２本シス
テム全体の制御を行なう中央処理装置６と、ベクトル割
算を主体に実施する複数の高速演算処理装置２〜４と、
中央処理装置６用の主記憶でオペレーティングシステム
機能が動作する制御用主記憶装置９と、ベクトル計算用
のベクトルデータや高速演算処理装置装置白２〜４で実
行されるユーザプログラムを格納した高速演算処理装置
２〜４用の超高速、太番ｈ（の演算用主記憶装置７と、
拡張記憶装置８と、中央処理装置６や入出力処理装置５
と制御用主記憶装置９．演算用主記憶装置７とのデータ
転送を制御する制御用データ転送制御回路１１と、複数
の高速演算処理装置２〜４と演算用主記憶装置７．制御
用主記憶装置９とのデータ転送を制御する演算用データ
転送制御回路１０と、拡張記憶装置８と演算用主記憶装
置７．制御用主記憶装置９とのデータ転送を制御する拡
張配憶データ転送制御回路１２と、高速演算処理装置２
〜４や中央処理装置６からのロック命令及びロック解除
命令を受は付ける通信ロック回路１３とから構成されて
いる。
第２は］に示すように１通信゛ロック回路１３は。
Ｉｔ Ｉ １１のとき転送ロック中を ＬＬ Ｑ Ｉｔ
のとき未転送中を表示する転送ロックフラグ２１と、高
速演算処理装置２〜４や中央処理装置からのロック命令
２００を受は付けると転送ロックフラグ２１によりロッ
ク成功、不成功を判定するロックｒ４Ｊ定回路２０と２
ｍピノＩ・のカウントレジスタ２３を含むデッドロック
検出回路２２とから構成されている。尚、２０１は転送
ロックフラグを１１０１＋にするクリア信号である。
のとき未転送中を表示する転送ロックフラグ２１と、高
速演算処理装置２〜４や中央処理装置からのロック命令
２００を受は付けると転送ロックフラグ２１によりロッ
ク成功、不成功を判定するロックｒ４Ｊ定回路２０と２
ｍピノＩ・のカウントレジスタ２３を含むデッドロック
検出回路２２とから構成されている。尚、２０１は転送
ロックフラグを１１０１＋にするクリア信号である。
次に本実施例の動作について第３図の拡張記憶データ転
送タイムチャートを用いて説明する。
送タイムチャートを用いて説明する。
高速演算処理装置２〜４が演算用主記憶装置７と拡張記
憶装置８とのデータ転送又は中央処理装置６が制御用主
記憶装置９と拡張記憶装置８とのデータ転送を行なおう
とすると、処理装置２〜４゜６は通信ロック回路１３に
ロック命令１０１を送出する。
憶装置８とのデータ転送又は中央処理装置６が制御用主
記憶装置９と拡張記憶装置８とのデータ転送を行なおう
とすると、処理装置２〜４゜６は通信ロック回路１３に
ロック命令１０１を送出する。
通信ロック回路１３のロック判定回路２０はロック命令
１０１を受は伺けると転送ロックフラグ２１が０″′の
時は、転送ロックフラグ２１を” ｉ ”にすると共に
、デッドロック検出回路２２内のセレクタ２／Ｉにロッ
ク判定回路２０からの″セレクト信号２０５により全ピ
ノｌ−” １ ”の入カデーク２０７勿セレクトさせ、
カウントレジスタ２３を全ピノＩ−” ｌ ”に設定す
る。転送ロックフラグ２１が”］”の時は、転送ロック
フラグ２１はパ１″′のままで保持し、セレクタ２４が
、セレクト信号２０５により減算器２５でカウントレジ
スタ２３の値を−１したデータ２１０をセレクトするこ
とによシカウントレジスタ２３の値を−１する。
１０１を受は伺けると転送ロックフラグ２１が０″′の
時は、転送ロックフラグ２１を” ｉ ”にすると共に
、デッドロック検出回路２２内のセレクタ２／Ｉにロッ
ク判定回路２０からの″セレクト信号２０５により全ピ
ノｌ−” １ ”の入カデーク２０７勿セレクトさせ、
カウントレジスタ２３を全ピノＩ−” ｌ ”に設定す
る。転送ロックフラグ２１が”］”の時は、転送ロック
フラグ２１はパ１″′のままで保持し、セレクタ２４が
、セレクト信号２０５により減算器２５でカウントレジ
スタ２３の値を−１したデータ２１０をセレクトするこ
とによシカウントレジスタ２３の値を−１する。
そして命令元の処理装置にリプライ１０２といっしょに
転送ロックフラグ２１の値をロック判定信号２０４とし
て送る。
転送ロックフラグ２１の値をロック判定信号２０４とし
て送る。
この時、演算用主記憶装置７が他の演算処理装置２〜４
のベクトルデータのロード／ストアの為に専有されてい
る場合、又は制御用主記憶装置９が入出力処理装置５に
接続される磁気ディスク装置（図示せず）とのデータ転
送中の場合であっても１通信ロック回路１３はロック命
令１０１を受は付は可能である。
のベクトルデータのロード／ストアの為に専有されてい
る場合、又は制御用主記憶装置９が入出力処理装置５に
接続される磁気ディスク装置（図示せず）とのデータ転
送中の場合であっても１通信ロック回路１３はロック命
令１０１を受は付は可能である。
高速演算処理装置２〜４又は中央処理装置６は。
通信ロック回路１３からリプライ１０２を受けとると、
ロック判定信号２０４がＬｌ Ｉ ＩＩの時は、ロック
不成功として、再度２通信ロック回路１３にロック命令
１０１を送出し、ロック判定信号２０４が０′″の時は
ロック成功として、拡張記憶データ転送制御回路１２に
、転送開始アドレス、転送ブロック長などの転送情報を
付してデータ転送命令１０３を送出する。
ロック判定信号２０４がＬｌ Ｉ ＩＩの時は、ロック
不成功として、再度２通信ロック回路１３にロック命令
１０１を送出し、ロック判定信号２０４が０′″の時は
ロック成功として、拡張記憶データ転送制御回路１２に
、転送開始アドレス、転送ブロック長などの転送情報を
付してデータ転送命令１０３を送出する。
拡張記憶データ転送制御回路１２はデータ転送命令１０
３を受けとると、データ転送命令１０３に付された転送
情報によシ拡張記憶装置８と演算用主記憶装置７又は、
制御用主記憶装置９との高速データ転送を実行する。そ
の後、指定されたすべてのデータを転送すると、命令元
の処理装置てデータ転送の終了報告１０４を返す。
３を受けとると、データ転送命令１０３に付された転送
情報によシ拡張記憶装置８と演算用主記憶装置７又は、
制御用主記憶装置９との高速データ転送を実行する。そ
の後、指定されたすべてのデータを転送すると、命令元
の処理装置てデータ転送の終了報告１０４を返す。
高速演算処理装置２〜４又は中央処理装置６は拡張記憶
データ転送制御回路１２からデータ転送の終了報告１０
４を受けとると２通信ロック回路１３にロック解除命令
１０５を送出する。通信ロック回路１３は、ロック解除
命令１０５を受は付けると、転送ロックフラグ２１をＩ
Ｉ ＯＩ）にすると共に、ロック解除終了報告１０６を
命令元の処理装置に返す。
データ転送制御回路１２からデータ転送の終了報告１０
４を受けとると２通信ロック回路１３にロック解除命令
１０５を送出する。通信ロック回路１３は、ロック解除
命令１０５を受は付けると、転送ロックフラグ２１をＩ
Ｉ ＯＩ）にすると共に、ロック解除終了報告１０６を
命令元の処理装置に返す。
この時、ロック命令時と同様に、演算用主記憶装置７が
、他の高速演算処理装置２〜４のベクトルデータのロー
ド／ストアの為に専有されている場合、又は制御用主記
憶装置９が入出力処理装置５に接続される磁気ディスク
装置（図示せず）とのデータ転送中の場合であっても１
通信ロック回路１３は、ロック解除命令１０５を受は付
は可能である。
、他の高速演算処理装置２〜４のベクトルデータのロー
ド／ストアの為に専有されている場合、又は制御用主記
憶装置９が入出力処理装置５に接続される磁気ディスク
装置（図示せず）とのデータ転送中の場合であっても１
通信ロック回路１３は、ロック解除命令１０５を受は付
は可能である。
また、ロックを設定した演算処理装置２〜４が障害によ
シシステムから切り離されロックされたままの状態にな
った場合には、他の処理装置がデータ転送を行なう為に
ロック命令を〈シ返し。
シシステムから切り離されロックされたままの状態にな
った場合には、他の処理装置がデータ転送を行なう為に
ロック命令を〈シ返し。
２ｒｎ−１回目のロック命令で、デッドロック検出回路
２２内のカウントレジスタ２１が′１″になり。
２２内のカウントレジスタ２１が′１″になり。
減算器２５の出力２１０が“Ｏｕになって零検出回路２
６の出力２１１が１″になシ、ロック判定回路２０より
ロック不成功信号２０３が′１″になると５割込回路２
７は、命令元の処理装置にデッドロック割込信号２１２
を送出する。
６の出力２１１が１″になシ、ロック判定回路２０より
ロック不成功信号２０３が′１″になると５割込回路２
７は、命令元の処理装置にデッドロック割込信号２１２
を送出する。
処理装置はデッドロック割込を受は付けると。
ロック解除命令を送出して、転送ロックフラグ２１を強
制的に” ｏ ”にした後、ロック命令を行なう。
制的に” ｏ ”にした後、ロック命令を行なう。
以上説明したように２本発明は、複数のプロセッサが主
記憶装置と拡張記憶装置とのデータ１蔽送を行なう時の
競合制御の為のデータ転送ロックフラグを、システム制
御装置内に置くことにより。
記憶装置と拡張記憶装置とのデータ１蔽送を行なう時の
競合制御の為のデータ転送ロックフラグを、システム制
御装置内に置くことにより。
主記憶装置の使用状態にかかわシなくデータ転送ロック
フラグにアクセスがでさ、かつ、従来の主記憶装置上に
データ転送ロックフラグを置く場合に比べて、アクセス
時間を短かぐできるという効果がある。
フラグにアクセスがでさ、かつ、従来の主記憶装置上に
データ転送ロックフラグを置く場合に比べて、アクセス
時間を短かぐできるという効果がある。
第１図は本発明の実施例を示ずブロック図、第２図は第
１図の通信ロック回路１３のブロック図。 第３図は拡張記憶データ転送のタイムチャートである。 ■・システム制御装置、２〜４ ・高速演算処理装置、
５・・・入出力処理装置、６ ・中央処理装置。 ７・・・演算用主記憶装置、８ 拡張記憶装置、９・・
制御用主記憶装置、１０・・・演算用データ転送制御回
路、１１・・制用ｊ用データ転送制御回路、１２・・・
拡張記憶データ転送制御回路、１３・・・通信ロック回
路、２０・・ロック判定回路、２１・・転送ロックフラ
グ、２２・デッドロック検出回路。
１図の通信ロック回路１３のブロック図。 第３図は拡張記憶データ転送のタイムチャートである。 ■・システム制御装置、２〜４ ・高速演算処理装置、
５・・・入出力処理装置、６ ・中央処理装置。 ７・・・演算用主記憶装置、８ 拡張記憶装置、９・・
制御用主記憶装置、１０・・・演算用データ転送制御回
路、１１・・制用ｊ用データ転送制御回路、１２・・・
拡張記憶データ転送制御回路、１３・・・通信ロック回
路、２０・・ロック判定回路、２１・・転送ロックフラ
グ、２２・デッドロック検出回路。
Claims (1)
- １、システム制御装置と、中央処理装置と、高速演算処
理装置と、第１の主記憶装置と、第２の主記憶装置と、
拡張記憶装置とを有する拡張記憶転送制御方式であって
、前記中央処理装置からのデータ転送要求がある場合は
、前記第１の主記憶装置と前記拡張記憶装置とのデータ
転送を行い、前記高速演算処理装置からのデータ転送要
求がある場合は、前記第２の主記憶装置と前記拡張記憶
装置とのデータ転送を行なう拡張記憶データ転送制御手
段と、前記中央処理装置と前記高速演算処理装置とから
アクセスが可能な前記システム制御装置内にあって、前
記中央処理装置または前記高速演算処理装置が、前記拡
張記憶データ転送制御手段へデータ転送要求を送出する
前に、他処理装置がデータ転送中の場合は、転送が終了
するまでデータ転送要求の送出を保留し、データ転送中
でない場合は、自処理装置がデータ転送中であるとして
、データ転送要求を送出する通信ロック手段とを有する
ことを特徴とする拡張記憶転送制御方式。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6987388A JPH01244565A (ja) | 1988-03-25 | 1988-03-25 | 拡張記憶転送制御方式 |
| AU31696/89A AU614044B2 (en) | 1988-03-25 | 1989-03-23 | Information processing system capable of quickly detecting an extended buffer memory regardless of a state of a main memory device |
| US07/329,274 US5163144A (en) | 1988-03-25 | 1989-03-27 | System for releasing access status of an extended buffer memory from a deadlock state after a predetermined number of locked-out access requests |
| EP89105439A EP0343343B1 (en) | 1988-03-25 | 1989-03-28 | Lock circuit for extended buffer memory |
| DE68927747T DE68927747T2 (de) | 1988-03-25 | 1989-03-28 | Sperrschaltung für einen erweiterten Pufferspeicher |
| CA000594844A CA1317681C (en) | 1988-03-25 | 1989-03-28 | Information processing system capable of quickly detecting an extended buffer memory regardless of a state of a main memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6987388A JPH01244565A (ja) | 1988-03-25 | 1988-03-25 | 拡張記憶転送制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01244565A true JPH01244565A (ja) | 1989-09-28 |
Family
ID=13415338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6987388A Pending JPH01244565A (ja) | 1988-03-25 | 1988-03-25 | 拡張記憶転送制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01244565A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5892052A (ja) * | 1981-11-27 | 1983-06-01 | Nec Corp | 資源ロツク装置 |
| JPS6267648A (ja) * | 1985-09-19 | 1987-03-27 | Fujitsu Ltd | 排他制御命令処理方式 |
| JPS6369871A (ja) * | 1986-09-11 | 1988-03-29 | Nitto Electric Ind Co Ltd | エポキシ樹脂塗料用組成物 |
-
1988
- 1988-03-25 JP JP6987388A patent/JPH01244565A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5892052A (ja) * | 1981-11-27 | 1983-06-01 | Nec Corp | 資源ロツク装置 |
| JPS6267648A (ja) * | 1985-09-19 | 1987-03-27 | Fujitsu Ltd | 排他制御命令処理方式 |
| JPS6369871A (ja) * | 1986-09-11 | 1988-03-29 | Nitto Electric Ind Co Ltd | エポキシ樹脂塗料用組成物 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3934232A (en) | Interprocessor communication apparatus for a data processing system | |
| JPS58151655A (ja) | 情報処理装置 | |
| JPH09325905A (ja) | 記憶制御装置 | |
| US5371857A (en) | Input/output interruption control system for a virtual machine | |
| US7793023B2 (en) | Exclusion control | |
| US4639862A (en) | Computer system | |
| CN119645903A (zh) | 一种提高实时图像数据输入处理和输出效率的优化方法 | |
| JPH01244565A (ja) | 拡張記憶転送制御方式 | |
| US3544965A (en) | Data processing system | |
| JPH01244564A (ja) | 情報処理装置 | |
| JPS6227837A (ja) | 主記憶アクセス方式 | |
| JP2755103B2 (ja) | 記憶装置のアクセス方法 | |
| JPS5834858B2 (ja) | デ−タ交換制御方式 | |
| JP2504515B2 (ja) | テスト・チャネル命令の実行制御方式 | |
| JP2803270B2 (ja) | Ｓｃｓｉホストアダプタ回路 | |
| JPS6267648A (ja) | 排他制御命令処理方式 | |
| JPH0424733B2 (ja) | ||
| JPS6252900B2 (ja) | ||
| JPH02129724A (ja) | プログラム実行方式 | |
| JPH0247751A (ja) | チャネル制御方式 | |
| JPS61243559A (ja) | 二重化処理システム | |
| JPH0782452B2 (ja) | 演算処理装置 | |
| JPH01280858A (ja) | 主記憶装置のロック制御方式 | |
| JPS63155254A (ja) | 情報処理装置 | |
| JPS6228866A (ja) | 主記憶アクセス方式 |