JPH01244585A - 図形データクリップ処理方式 - Google Patents
図形データクリップ処理方式Info
- Publication number
- JPH01244585A JPH01244585A JP7149588A JP7149588A JPH01244585A JP H01244585 A JPH01244585 A JP H01244585A JP 7149588 A JP7149588 A JP 7149588A JP 7149588 A JP7149588 A JP 7149588A JP H01244585 A JPH01244585 A JP H01244585A
- Authority
- JP
- Japan
- Prior art keywords
- buffer memory
- depth buffer
- data
- clipping
- polygon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Generation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、３次元図形表示装置の自由な多角形による
図形データクリップ処理方式に関するものである。
図形データクリップ処理方式に関するものである。
第４図に、デプスバッファメモリを用し八て隠面処理を
行う従来のこの種のラスラスキャン形３次元図形表示装
置の一例のブロック構成図を示す。
行う従来のこの種のラスラスキャン形３次元図形表示装
置の一例のブロック構成図を示す。
図において、１は、不図示のコンピュータとのインタフ
ェース信号、２はインタフェース回路、３は、このイン
タフェース回路２を通じて前記コンピュータより送られ
た表示データや表示コマンド等を内部フォーマットに変
換するための制御装置、４は、内部フォーマットに変換
された上記表示データや表示コマンド等を記憶するため
の記憶回路である。記憶回路４に記憶された上記データ
は、制御装置３の指示に基づき、座標変換回路５および
クリップ処理回路６を介して直線発生器７に人力される
。また、８はデプスバッファメモリ、９はフレームバッ
ファメモリ、１０は、表示用ＣＲＴ（陰極線管）１１の
インタフェース回路、１２は、制御装置３への入力機器
である。
ェース信号、２はインタフェース回路、３は、このイン
タフェース回路２を通じて前記コンピュータより送られ
た表示データや表示コマンド等を内部フォーマットに変
換するための制御装置、４は、内部フォーマットに変換
された上記表示データや表示コマンド等を記憶するため
の記憶回路である。記憶回路４に記憶された上記データ
は、制御装置３の指示に基づき、座標変換回路５および
クリップ処理回路６を介して直線発生器７に人力される
。また、８はデプスバッファメモリ、９はフレームバッ
ファメモリ、１０は、表示用ＣＲＴ（陰極線管）１１の
インタフェース回路、１２は、制御装置３への入力機器
である。
前記クリップ処理回路６による従来のクリップ処理（°
゛クリツピング′°は、例えば文献「コンピュータデイ
スプレィによる図形処理工学」 （山口富士夫著、昭和
５７年１月２５日９日刊工業新聞社発行）の第１３８〜
１４４頁の“２次元クリッピングパの項の記載に示すよ
うに、Ｘ座標。
゛クリツピング′°は、例えば文献「コンピュータデイ
スプレィによる図形処理工学」 （山口富士夫著、昭和
５７年１月２５日９日刊工業新聞社発行）の第１３８〜
１４４頁の“２次元クリッピングパの項の記載に示すよ
うに、Ｘ座標。
Ｙ座標のそれぞれ上／下限値で判定するよう構成さねて
いたため、表示は常に長方形の領域となりだ。
いたため、表示は常に長方形の領域となりだ。
３次元クリッピングの場合は、さらに処理が複雑である
が、表示が長方形の領域となるのは上記２次元の場合と
仝〈同様である。
が、表示が長方形の領域となるのは上記２次元の場合と
仝〈同様である。
第５図は、隠面処理アルコリスノ＼を実行するだめのデ
プスバッファメモリ８の詳細ブロック構成図であり、符
−）１〜１２は、それぞれ第４図におけると同一または
相当構成要素を示す。３１゜３２．３３は、それ−ｒｈ
ｘ−ｙ−ｚ３次元座標系において直線発生器７が発生ず
る各座標データで、座標データ３１はＸ。、座標データ
３２はＹｃ、座標データ３３はｚｃである。３４は、各
座標データ３１，３２．３３をサンプリンクするための
ストローブ信号である。３５は、デプスバッファメモリ
８から読出されるＺ座標データ値Ｚ、３６は、Ｚ座標（
ｉｒｆの比較器で、各座標データＺ６３３と２３５とを
比較して出力３７を出力する。この出力３７はＺｃ≦Ｚ
を示ずフラグ信号て゛、デプスバッファメモリ８に対す
る書込みイ言号及びフレームバッファメモリ９に対する
書込みフラグとなる。
プスバッファメモリ８の詳細ブロック構成図であり、符
−）１〜１２は、それぞれ第４図におけると同一または
相当構成要素を示す。３１゜３２．３３は、それ−ｒｈ
ｘ−ｙ−ｚ３次元座標系において直線発生器７が発生ず
る各座標データで、座標データ３１はＸ。、座標データ
３２はＹｃ、座標データ３３はｚｃである。３４は、各
座標データ３１，３２．３３をサンプリンクするための
ストローブ信号である。３５は、デプスバッファメモリ
８から読出されるＺ座標データ値Ｚ、３６は、Ｚ座標（
ｉｒｆの比較器で、各座標データＺ６３３と２３５とを
比較して出力３７を出力する。この出力３７はＺｃ≦Ｚ
を示ずフラグ信号て゛、デプスバッファメモリ８に対す
る書込みイ言号及びフレームバッファメモリ９に対する
書込みフラグとなる。
次に動作について説明する。直線発生器７は、始点座標
データ（Ｘｓ 、 Ｙｓ 、 Ｚｓ ）および終点デ
ータ（ＸＥ、ＹＥ、Ｚｒ：）に基づき、始点より終点に
向い順次座標データを発生して、それらを隠面処理アル
ゴリスムを実行するだめのデプスバッファメモリ８に与
える。デプスバッファメモリ８は、直線発生器７が発生
する座標データ（ｘｃ 、 ｙｃ 、 ｚｃ ）のう
ち座標データｘｃ３１、ＹＣ３２によりアドレスされる
デプスバッファメモリ位置より座標データＺ３５を読出
し、ｚＣ≦２である場合、座標データＺ。３３をそのメ
モリ位置に書込み、座標データＸｃ、ＹＣとデプスバッ
ファメモリ８を更新したことを示す更新フラグ３７とを
フレームバッファメモリ９に与える。なお、デプスバッ
ファメモリ８を更新しなかった場合には、座標データと
更新フラグとは、フレームバッファメモリ９には人力さ
れない。
データ（Ｘｓ 、 Ｙｓ 、 Ｚｓ ）および終点デ
ータ（ＸＥ、ＹＥ、Ｚｒ：）に基づき、始点より終点に
向い順次座標データを発生して、それらを隠面処理アル
ゴリスムを実行するだめのデプスバッファメモリ８に与
える。デプスバッファメモリ８は、直線発生器７が発生
する座標データ（ｘｃ 、 ｙｃ 、 ｚｃ ）のう
ち座標データｘｃ３１、ＹＣ３２によりアドレスされる
デプスバッファメモリ位置より座標データＺ３５を読出
し、ｚＣ≦２である場合、座標データＺ。３３をそのメ
モリ位置に書込み、座標データＸｃ、ＹＣとデプスバッ
ファメモリ８を更新したことを示す更新フラグ３７とを
フレームバッファメモリ９に与える。なお、デプスバッ
ファメモリ８を更新しなかった場合には、座標データと
更新フラグとは、フレームバッファメモリ９には人力さ
れない。
フレームバッファメモリ９は、土泥更新フラクを受取る
と、座標データＸ。、ＹＣによりアドレスされるフレー
ムバッファメモリ９の位置に、Ｐめ設定されていた輝度
あるいは色なとの表示情報を書込む。フレームバッファ
メモリ９に書込まれたデータは、ＣＲＴインタフェース
回路１０が発生ずる表示アドレスに従って読出され、順
次ＣＲＴ１１に送られて表示される。
と、座標データＸ。、ＹＣによりアドレスされるフレー
ムバッファメモリ９の位置に、Ｐめ設定されていた輝度
あるいは色なとの表示情報を書込む。フレームバッファ
メモリ９に書込まれたデータは、ＣＲＴインタフェース
回路１０が発生ずる表示アドレスに従って読出され、順
次ＣＲＴ１１に送られて表示される。
また、人力機器１２により、必要に応じて制御装置３に
データが与えられるよう構成さねてぃた。
データが与えられるよう構成さねてぃた。
しかしなから、従来例のこの種の図形表示装置は以−Ｌ
のように構成されていたため、長方形の領域てのクリッ
ピングしか処理できず、任意の多角形による図形データ
のクリップ処理は、特殊なアルゴリスムに依存し、長い
処理時間を要するという問題点があった。
のように構成されていたため、長方形の領域てのクリッ
ピングしか処理できず、任意の多角形による図形データ
のクリップ処理は、特殊なアルゴリスムに依存し、長い
処理時間を要するという問題点があった。
この発明は、以−トのような従来例の問題点を解消する
ためになされたもので、■−意の多角形により図形デー
タのクリップ処理を簡易かつ高速に処理することのでき
る手段の提供を目的としている。
ためになされたもので、■−意の多角形により図形デー
タのクリップ処理を簡易かつ高速に処理することのでき
る手段の提供を目的としている。
このため、この発明に係る図形表示装置においては、例
えば、デプスバッファメモリに対し初期化の値を制御す
るとともに、Ｚ［標値の比較を無視して強制的にデータ
を書込むモードを備えることにより、任意の多角形の形
状での図形データクリップ処理を実行し得るよう構成す
ることにより、前記１」的を達成しようとなるものであ
る。
えば、デプスバッファメモリに対し初期化の値を制御す
るとともに、Ｚ［標値の比較を無視して強制的にデータ
を書込むモードを備えることにより、任意の多角形の形
状での図形データクリップ処理を実行し得るよう構成す
ることにより、前記１」的を達成しようとなるものであ
る。
（作用〕
以上のような構成により、この種の３次元図形表示装置
における任意形状の枠による図形データのクリップ処理
が可能となる。
における任意形状の枠による図形データのクリップ処理
が可能となる。
以下に、この発明を実施例゛に基づいて説明する。
第１図に、この発明に係るこの種のラスタスキャン形３
次元図形表示装置の一実施例のブロック構成図を示す。
次元図形表示装置の一実施例のブロック構成図を示す。
（構成）
図中、各符号１〜１２．３１〜３７は、前述した従来例
装置第４．５図におけるとそれぞれ同一または相当構成
要素を示し、重複説明は省略する。５０は、デプスバッ
ファメモリ８に対し強制的に書込む指示信号５１を出力
するための強制書込みフラグで、不図示の手段により設
定される。
装置第４．５図におけるとそれぞれ同一または相当構成
要素を示し、重複説明は省略する。５０は、デプスバッ
ファメモリ８に対し強制的に書込む指示信号５１を出力
するための強制書込みフラグで、不図示の手段により設
定される。
５２は、フレームバッファメモリ９への書込みフラグで
、デプスバッファメモリ８への書込みフラグ３７とは独
立に制御される。
、デプスバッファメモリ８への書込みフラグ３７とは独
立に制御される。
゛強制書込みモード″においては、直線発生器７の出力
する座標データＺｃ３３が、アドレス座標データＸ。３
１．Ｙｃ３２に従ってデプスバッファメモリ８に強制的
に書込まれるように構成しである。
する座標データＺｃ３３が、アドレス座標データＸ。３
１．Ｙｃ３２に従ってデプスバッファメモリ８に強制的
に書込まれるように構成しである。
（処理の流れ）
要約すると、処理の流れは以下のようになる。
（第２図デプスバッファメモリ８の各領域説明図参照）
１、まず、デプスバッファメモリ８を最小値で初期化す
る（Ａ領域）。
る（Ａ領域）。
２、°“強制書込みモード゛′を設定し、内部に図形表
示を行う任意のクリッピング多角形内に対応するデプス
バッファメモリ８の領域に対し最大値を書込む（−例と
して、クリッピング多角形ｃｐのＢ領域）。このとき最
大値は直線発生器７よりＺｃ３３として出力される。
示を行う任意のクリッピング多角形内に対応するデプス
バッファメモリ８の領域に対し最大値を書込む（−例と
して、クリッピング多角形ｃｐのＢ領域）。このとき最
大値は直線発生器７よりＺｃ３３として出力される。
（第２図）
このとき、フレームバッファメモリ９に対し書込み信号
を出力し、該当領域を指定の背景色で塗るようにしても
差支えない。
を出力し、該当領域を指定の背景色で塗るようにしても
差支えない。
３、デプスバッファメモリ８を通常の“比較書込みモー
ド゛′に設定し、図形データの表示処理を行う。
ド゛′に設定し、図形データの表示処理を行う。
このとき、クリッピング多角形ＣＰを囲む最小の矩形領
域をクリップ処理回路６に設定しておき、処理不要な線
分はあらかじめ除去しておく。
域をクリップ処理回路６に設定しておき、処理不要な線
分はあらかじめ除去しておく。
座標値Ｚの比較は、ＺＣ＜Ｚの場合にのみ、デプスバッ
ファメモリ／フレームバッファメモリ８／９の書込み信
号３７１５２を出力し、データを更新する。その結果、
最小値で初期化された、クリップ多角形ＣＰ外の図形デ
ータは、フレームバッファメモリ９に書込まれず、任意
多角形によるクリップ処理が実現される。
ファメモリ／フレームバッファメモリ８／９の書込み信
号３７１５２を出力し、データを更新する。その結果、
最小値で初期化された、クリップ多角形ＣＰ外の図形デ
ータは、フレームバッファメモリ９に書込まれず、任意
多角形によるクリップ処理が実現される。
第３図は、第２図の一具体例としてサイコロＤを表示し
た国側で、破線部分はクリップされ、クリッピング多角
形Ｃ戸内のみ表示されていることを示している。
た国側で、破線部分はクリップされ、クリッピング多角
形Ｃ戸内のみ表示されていることを示している。
以上、説明したように、この発明によれば、３次元図形
表示装置における任意形状のクリップ粋による図形デー
タのクリップ処理が簡易かつ高速に実行できるようにな
った。
表示装置における任意形状のクリップ粋による図形デー
タのクリップ処理が簡易かつ高速に実行できるようにな
った。
第１図は、この発明に係る図形表示装置の一実施例のブ
ロック構成図、第２図は、第１図のデプスバッファメモ
リの各領域説明図、第３図は、第２図の一具体国側、第
４図は、従来の図形表示装置の一例のブロック構成図、
第５図は、第４図のデプスバッファメモリの詳細ブロッ
ク構成図である。 ８・・・・・・デプスバッファメモリ １１・・・・・・ＣＲＴ ＣＰ・・・・・・クリッピング多角形 なお、各図中、同一符号は、同一または相当構成要素を
表わす。
ロック構成図、第２図は、第１図のデプスバッファメモ
リの各領域説明図、第３図は、第２図の一具体国側、第
４図は、従来の図形表示装置の一例のブロック構成図、
第５図は、第４図のデプスバッファメモリの詳細ブロッ
ク構成図である。 ８・・・・・・デプスバッファメモリ １１・・・・・・ＣＲＴ ＣＰ・・・・・・クリッピング多角形 なお、各図中、同一符号は、同一または相当構成要素を
表わす。
Claims (1)
- デプスバッファメモリを備え隠面・隠線処理を行うラス
タスキャン方式の３次元図形表示装置において、前記デ
プスバッファメモリを用いて自由な多角形によるクリッ
プ処理を実行することを特徴とする図形データクリップ
処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7149588A JPH01244585A (ja) | 1988-03-25 | 1988-03-25 | 図形データクリップ処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7149588A JPH01244585A (ja) | 1988-03-25 | 1988-03-25 | 図形データクリップ処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01244585A true JPH01244585A (ja) | 1989-09-28 |
Family
ID=13462304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7149588A Pending JPH01244585A (ja) | 1988-03-25 | 1988-03-25 | 図形データクリップ処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01244585A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006011307A1 (ja) * | 2004-07-23 | 2006-02-02 | Matsushita Electric Industrial Co., Ltd. | ３次元形状描画装置及び３次元形状描画方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62137672A (ja) * | 1985-12-10 | 1987-06-20 | Seiko Instr & Electronics Ltd | グラフイツクテイスプレイ用隠面消去回路 |
-
1988
- 1988-03-25 JP JP7149588A patent/JPH01244585A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62137672A (ja) * | 1985-12-10 | 1987-06-20 | Seiko Instr & Electronics Ltd | グラフイツクテイスプレイ用隠面消去回路 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006011307A1 (ja) * | 2004-07-23 | 2006-02-02 | Matsushita Electric Industrial Co., Ltd. | ３次元形状描画装置及び３次元形状描画方法 |
| JPWO2006011307A1 (ja) * | 2004-07-23 | 2008-05-01 | 松下電器産業株式会社 | ３次元形状描画装置及び３次元形状描画方法 |
| JP4696067B2 (ja) * | 2004-07-23 | 2011-06-08 | パナソニック株式会社 | ３次元形状描画装置及び３次元形状描画方法 |
| US7999806B2 (en) | 2004-07-23 | 2011-08-16 | Panasonic Corporation | Three-dimensional shape drawing device and three-dimensional shape drawing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4412296A (en) | Graphics clipping circuit | |
| US6005588A (en) | System and method for rapidly displaying text in a graphical user interface | |
| JP2002519793A (ja) | グラフィックエレメントをレンダリング処理する方法及びシステム | |
| JPH01296389A (ja) | 図形処理方法及びその装置 | |
| JPS6273385A (ja) | 境界検出対象領域指示回路 | |
| JPH01244585A (ja) | 図形データクリップ処理方式 | |
| JPH11288261A (ja) | 画像処理方法および装置 | |
| JP2760522B2 (ja) | 表示制御装置 | |
| JPH01244584A (ja) | 図形表示装置 | |
| JPH1055160A (ja) | Ｖｇａ画像をウィンドウ表示する装置および方法 | |
| JP3312699B2 (ja) | 仮想ｖｒａｍによる画面表示方法 | |
| JPS6315288A (ja) | ３次元図形表示装置 | |
| JPH06168337A (ja) | 塗り潰し処理方法 | |
| JPH02191991A (ja) | マルチウインドウ表示方式 | |
| JPH0535912B2 (ja) | ||
| EP0500035A2 (en) | Three-dimensional graphic display system | |
| JP2829051B2 (ja) | 文字表示方式 | |
| JP2988936B2 (ja) | 三次元図形の処理装置 | |
| JPH04178886A (ja) | 図形表示方式 | |
| JPS61241785A (ja) | マルチウインド表示装置 | |
| JPH0588845A (ja) | Ｃｒｔデイスプレイ装置のセグメント発生回路 | |
| JPS63240682A (ja) | 図形表示におけるクリツピング処理方式 | |
| JPH02191026A (ja) | 図形表示装置 | |
| JPS63115227A (ja) | 画面表示アドレス変換装置 | |
| JPH03288894A (ja) | 文書作成装置及び文書作成方法 |