JPH01245519A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01245519A JPH01245519A JP7356588A JP7356588A JPH01245519A JP H01245519 A JPH01245519 A JP H01245519A JP 7356588 A JP7356588 A JP 7356588A JP 7356588 A JP7356588 A JP 7356588A JP H01245519 A JPH01245519 A JP H01245519A
- Authority
- JP
- Japan
- Prior art keywords
- implanted
- secondary defects
- nitrogen
- ions
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000004065 semiconductor Substances 0.000 title claims description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 17
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims abstract description 8
- 150000002500 ions Chemical class 0.000 claims abstract description 6
- -1 nitrogen ions Chemical class 0.000 claims abstract description 5
- 238000005468 ion implantation Methods 0.000 claims description 9
- 230000007547 defect Effects 0.000 abstract description 25
- 238000000137 annealing Methods 0.000 abstract description 11
- 239000012535 impurity Substances 0.000 abstract description 11
- 238000002513 implantation Methods 0.000 abstract description 9
- 239000013078 crystal Substances 0.000 abstract description 3
- 238000010438 heat treatment Methods 0.000 abstract description 3
- 238000001953 recrystallisation Methods 0.000 abstract description 2
- 238000009792 diffusion process Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 150000001793 charged compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
【産業上の利用分野１
本発明は、半導体の製造方法に関する。特にＳ ｉ Ｖ
ＬＳ Ｉの製造において有効である。
ＬＳ Ｉの製造において有効である。
［発明の概要］
本発明はＳｉ基板へのＩＩＩまたはＶ族のイオン注入方
法に関し、該Ｉ１１またはＶ族不純物イオン注入を行な
う時窒素イオンを同時に注入することを特徴と貝でいる
。
法に関し、該Ｉ１１またはＶ族不純物イオン注入を行な
う時窒素イオンを同時に注入することを特徴と貝でいる
。
［従来の技術］
従来、ＳｉにＩＩＩ族または■族のイオン注入は、Ｂ、
Ｐ、Ａｓなど単独で注入、またはＢＦ、など分子イオン
を単独で注入していた。
Ｐ、Ａｓなど単独で注入、またはＢＦ、など分子イオン
を単独で注入していた。
［発明が解決しようとする課題〕
しかしながら、高濃度イオン注入層では、アニール時に
生じる２次欠陥が発生、低温で熱処理した（≦８００℃
）場合は逆アニールにより活性率の低下、また２次欠陥
の増大が生じる。また高温熱処理（≦７００℃）した場
合は増速拡散が生じる０例えば、ＡｓをＣＺＳ ｉウェ
ー八に４×１０ ｌＳｃ ｍ弓８０ Ｋ ｅ Ｖ注入し
た場合、アニール後、Ａｓが５ Ｘ １０ ”ｃ ｍ−
”以上生じる領域及び注入時のアモルファスと単結晶（
ａ ／ Ｃ）の界面領域の２ケ所に２次欠陥が発生する
（第２図参照）、これらの２次欠陥は、逆アニールを生
じさせ、また高濃度領域の２次欠陥は、アニール時に成
長し、接合リーク特に周辺リークの原因になる。またａ
／ ｃ界面の２次欠陥も、接合が浅（なると接合リー
クに影響を与える。
生じる２次欠陥が発生、低温で熱処理した（≦８００℃
）場合は逆アニールにより活性率の低下、また２次欠陥
の増大が生じる。また高温熱処理（≦７００℃）した場
合は増速拡散が生じる０例えば、ＡｓをＣＺＳ ｉウェ
ー八に４×１０ ｌＳｃ ｍ弓８０ Ｋ ｅ Ｖ注入し
た場合、アニール後、Ａｓが５ Ｘ １０ ”ｃ ｍ−
”以上生じる領域及び注入時のアモルファスと単結晶（
ａ ／ Ｃ）の界面領域の２ケ所に２次欠陥が発生する
（第２図参照）、これらの２次欠陥は、逆アニールを生
じさせ、また高濃度領域の２次欠陥は、アニール時に成
長し、接合リーク特に周辺リークの原因になる。またａ
／ ｃ界面の２次欠陥も、接合が浅（なると接合リー
クに影響を与える。
本発明はかかる従来の欠点を補ない、２次欠陥の成長を
抑制し、逆アニール・増速拡散・接合リークを低減させ
ることを目的とする。
抑制し、逆アニール・増速拡散・接合リークを低減させ
ることを目的とする。
〔課題を解決するための手段１
本発明は、１１夏またはＶ族不純物イオンを注入する前
、またはそれと同時に窒素イオンを注入することを特徴
とする。
、またはそれと同時に窒素イオンを注入することを特徴
とする。
［作 用］
不純物注入時に、格子間Ｓｉまたは格子間不純物が多数
存在するが、これらの格子間Ｓｉまたは不純物が２次欠
陥を発生させると考えられる。これらの格子間Ｓｉや不
純物は２次欠陥を発生させ、さらに集まり２次欠陥を成
長させるが、窒素が存在すると２次欠陥成長が抑制され
る。これは、２次欠陥のまわりに窒素が集まり２次欠陥
の歪を緩和するためと考＾られる。このため、ＩＩＩま
たはＶ族不純物イオン注入する時、同時に注入された窒
素が２次欠陥の発生成長を抑制するのである。
存在するが、これらの格子間Ｓｉまたは不純物が２次欠
陥を発生させると考えられる。これらの格子間Ｓｉや不
純物は２次欠陥を発生させ、さらに集まり２次欠陥を成
長させるが、窒素が存在すると２次欠陥成長が抑制され
る。これは、２次欠陥のまわりに窒素が集まり２次欠陥
の歪を緩和するためと考＾られる。このため、ＩＩＩま
たはＶ族不純物イオン注入する時、同時に注入された窒
素が２次欠陥の発生成長を抑制するのである。
〔実 施 例］
以下実施例を用いて本発明を詳細に示す、第１図は本発
明によるイオン注入法によりＳｉ基板ｌに形成された拡
散層断面２を示す。まず窒素をＳｉ基板に２ＸＩＯ”ｃ
ｍ−’注入した後、Ａｓを４０ｋｅＶで４ Ｘ １０
”ｃ ｍ−”注入している。ここでＡｓ注入領域は、Ｎ
の分布より浅（なっている（第１図参照）、熱処理によ
り再結晶化した後、１１００℃１０秒のアニールにて、
注入時のアモルファスｌ単結晶界面（ａ ／ ｃ界面）
に微小な２次欠陥３が残るのみである。これは従来のＡ
ｓ注入層に比べて２次欠陥が非常に小さ（抑制されてい
る。従来のイオン注入法によりＣＺＳｉ基板１１に形成
された拡散層断面１２を第２図に示す、従来は、Ａｓの
みをＳｉ基板１１に注入後、アニールしたため、高濃度
Ａｓ領域１３及びａ ／ ｃ界面１４に大きな２次欠陥
が存在した。この２次欠陥は逆アニールや増速拡散を促
進し、接合リーク、特に接合周辺リークの増大を招いて
いた。一方、本発明による拡散層２においては２次欠陥
が非常に小さく、逆アニール、増速拡散、接合リークを
抑制する。この実施例は、ＭＯＳＦＥＴのソース・ドレ
イン形成における高濃度Ａｓ注入にすぐ適用できる。ま
た低濃度注入、例＾ばＢを用いたＭＯＳＦＥＴのチャン
ネルドープにおいても有効である。この時Ｂと同時に注
入されるＮ原子はゲートＳ ｉＯｚ薄膜とＳｉ基板界面
に集まり、Ｓ ｉＯ＊ ／ Ｓ ｉ界面を安定させる。
明によるイオン注入法によりＳｉ基板ｌに形成された拡
散層断面２を示す。まず窒素をＳｉ基板に２ＸＩＯ”ｃ
ｍ−’注入した後、Ａｓを４０ｋｅＶで４ Ｘ １０
”ｃ ｍ−”注入している。ここでＡｓ注入領域は、Ｎ
の分布より浅（なっている（第１図参照）、熱処理によ
り再結晶化した後、１１００℃１０秒のアニールにて、
注入時のアモルファスｌ単結晶界面（ａ ／ ｃ界面）
に微小な２次欠陥３が残るのみである。これは従来のＡ
ｓ注入層に比べて２次欠陥が非常に小さ（抑制されてい
る。従来のイオン注入法によりＣＺＳｉ基板１１に形成
された拡散層断面１２を第２図に示す、従来は、Ａｓの
みをＳｉ基板１１に注入後、アニールしたため、高濃度
Ａｓ領域１３及びａ ／ ｃ界面１４に大きな２次欠陥
が存在した。この２次欠陥は逆アニールや増速拡散を促
進し、接合リーク、特に接合周辺リークの増大を招いて
いた。一方、本発明による拡散層２においては２次欠陥
が非常に小さく、逆アニール、増速拡散、接合リークを
抑制する。この実施例は、ＭＯＳＦＥＴのソース・ドレ
イン形成における高濃度Ａｓ注入にすぐ適用できる。ま
た低濃度注入、例＾ばＢを用いたＭＯＳＦＥＴのチャン
ネルドープにおいても有効である。この時Ｂと同時に注
入されるＮ原子はゲートＳ ｉＯｚ薄膜とＳｉ基板界面
に集まり、Ｓ ｉＯ＊ ／ Ｓ ｉ界面を安定させる。
また、実施例は、イオン注入によりアモルファス化され
た場合について述べたが、アモルファス化しないＢ注入
や、Ｐ、Ａｓ低濃度注入においても有効である。これは
Ｎがイオン注入のダメージを緩和するためと考えられる
。また窒素注入はＦＺＳ ｉの低酸素濃度ウェー八への
イオン注入においても、２次欠陥の発生を抑制する。
た場合について述べたが、アモルファス化しないＢ注入
や、Ｐ、Ａｓ低濃度注入においても有効である。これは
Ｎがイオン注入のダメージを緩和するためと考えられる
。また窒素注入はＦＺＳ ｉの低酸素濃度ウェー八への
イオン注入においても、２次欠陥の発生を抑制する。
［発明の効果１
以上説明したように１本発明による半導体装置の製造方
法によれば、２次欠陥の成長が抑制でき、逆アニールや
増速拡散が生じない、低い接合リークの拡散層（注入不
純物層）が形成できる。
法によれば、２次欠陥の成長が抑制でき、逆アニールや
増速拡散が生じない、低い接合リークの拡散層（注入不
純物層）が形成できる。
第１図（ａ）（ｂ）は本発明により形成されたＡｓ不純
物拡散層を示す図であり、（ａ）断面図で、（ｂ）は深
さと濃度との関係を示すグラフである。 第２図（ａ）（ｂ）は従来の方法で形成されたＡｓ不純
物拡散層を示す図であり、（ａ）は断面図で、（ｂ）は
深さと濃度との関係を示すグラフである。 ■、１１・・・Ｓｉ基板 ２．１２・・・拡散層 ３．１３．１４・・・２次欠陥層 Ｉ （α） （し） 第１図 （Ｃス７ン （シ） 第２図
物拡散層を示す図であり、（ａ）断面図で、（ｂ）は深
さと濃度との関係を示すグラフである。 第２図（ａ）（ｂ）は従来の方法で形成されたＡｓ不純
物拡散層を示す図であり、（ａ）は断面図で、（ｂ）は
深さと濃度との関係を示すグラフである。 ■、１１・・・Ｓｉ基板 ２．１２・・・拡散層 ３．１３．１４・・・２次欠陥層 Ｉ （α） （し） 第１図 （Ｃス７ン （シ） 第２図
Claims (2)
- （１）Ｓｉ基板にIII族またはＶ族のイオン注入を行な
う時、同時に窒素イオンも注入することを特徴とする半
導体装置の製造方法。 - （２）Ｓｉ基板にIII族またはＶ族のイオン注入を行な
う時、該IIIまたはＶ族のイオン注入前に、該IIIまたは
Ｖ族イオン注入プロファイルよりも深い領域まで窒素イ
オンを注入することを特徴とする半導体装置の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7356588A JPH01245519A (ja) | 1988-03-28 | 1988-03-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7356588A JPH01245519A (ja) | 1988-03-28 | 1988-03-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01245519A true JPH01245519A (ja) | 1989-09-29 |
Family
ID=13521915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7356588A Pending JPH01245519A (ja) | 1988-03-28 | 1988-03-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01245519A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5372950A (en) * | 1991-05-18 | 1994-12-13 | Samsung Electronics Co., Ltd. | Method for forming isolation regions in a semiconductor memory device |
| JP2006093658A (ja) * | 2004-08-25 | 2006-04-06 | Toshiba Corp | 半導体装置及びその製造方法 |
| US7605043B2 (en) | 2004-08-25 | 2009-10-20 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method for the same |
-
1988
- 1988-03-28 JP JP7356588A patent/JPH01245519A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5372950A (en) * | 1991-05-18 | 1994-12-13 | Samsung Electronics Co., Ltd. | Method for forming isolation regions in a semiconductor memory device |
| JP2006093658A (ja) * | 2004-08-25 | 2006-04-06 | Toshiba Corp | 半導体装置及びその製造方法 |
| US7605043B2 (en) | 2004-08-25 | 2009-10-20 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method for the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5821419B2 (ja) | 格子欠陥除去方法 | |
| KR0144020B1 (ko) | 낮은 면저항을 갖는 접합 형성방법 | |
| JPS618931A (ja) | 半導体装置の製造方法 | |
| JPS63257231A (ja) | 半導体装置の製造方法 | |
| JPH04287332A (ja) | 半導体素子の製造方法 | |
| JPH01303727A (ja) | 不純物ゲッタリング方法 | |
| JPS63261879A (ja) | 半導体装置の製造方法 | |
| JPH03157941A (ja) | Ｍｉｓ型半導体装置の製法 | |
| JPH03175678A (ja) | 半導体装置の製造方法 | |
| JP3142614B2 (ja) | Ｎチャネルｍｏｓｆｅｔの製造方法 | |
| JPS59175721A (ja) | 半導体装置の製造方法 | |
| JPH02280322A (ja) | 半導体装置の製法 | |
| KR970006261B1 (ko) | 반도체소자의 확산영역 제조방법 | |
| JPH0661234A (ja) | 半導体装置の製造方法 | |
| JPH0346371A (ja) | 半導体装置の製造方法 | |
| JPH02222547A (ja) | Ｍｏｓ型電界効果トランジスタの製造方法 | |
| JPH01108772A (ja) | バイポーラトランジスタの製造方法 | |
| KR100309137B1 (ko) | 반도체소자제조방법 | |
| JPH05190480A (ja) | 半導体装置の製造方法 | |
| KR20010017518A (ko) | 모스전계효과트랜지스터 소자의 제조방법 | |
| JPS62108516A (ja) | 多結晶半導体膜の固相成長方法 | |
| JPH0656836B2 (ja) | 半導体装置の製造方法 | |
| JPH01232718A (ja) | 半導体装置の製造方法 | |
| JPS5613772A (en) | Preparation of semiconductor device | |
| JPH02295131A (ja) | Ｍｏｓトランジスタの製造方法 |