JPH01245679A - 画像情報伝送システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は画像情報伝送システムに関し、特に、時間的に
相関性を有する画面群を連続して伝送する画像情報伝送
システムに関する。

〔従来の技術〕

画像情報等の情報を伝送する場合、如何に伝送量を少な
くして原情報を忠実に再現できるようにするかが、常に
テーマとされており、このために多種多様な伝送方式が
提案されている。サンプリング密度、即ち伝送する情報
の密度を適宜に変化させる適応形可変密度サンプリング
方式もその１つであり、この方式の一例として、−次元
の場合の時間軸変換帯域圧縮方式（以下、ＴＡＴ：Ｔｉ
ｍｅ＾χｉｓ　Ｔｒａｎｓｆｏｒｍ）について説明する
。

第４図はＴＡＴの基本概念の説明図を示す。即ち、破線
で示すように原信号を所定期間毎に分割し、分割された
ブロック毎に含まれる情報が粗であるか密であるかを判
別する。そして、密と判別されたブロックについては、
原信号をサンプリングして得たデータの全てを伝送デー
タとして伝送し、粗と判別されたブロックについては、
データの一部を間引き、全データの一部のみを伝送デー
タとする。このようにして単位時間当たりの伝送データ
数を少なくでき、伝送信号帯域を圧縮できる。

尚、原信号の粗密状態を示す信号を伝送モード情報とし
て同時に伝送する。受信側では、当該伝送モード情報に
より、各ブロックについてサンプリング・データの全て
を受信しているか、又は一部のみを受信しているのかを
識別し、一部のみのブロックについては、受信データか
ら間引き部分を補間する補間データを形成する。従って
、復元信号は原信号に極めて近似する。

上記概念を画像情報の伝送に適用した場合について説明
する。画像情報は二次元的な拡がりを持ち、水平垂直の
両方向に相関性を有するので、水平方向のサンプリング
間隔だけでなく、垂直方向のサンプリング間隔も可変と
すれば、より効果的な圧縮が可能になる。以下、これを
二次元ＴＡＴと呼ぶ。

第５図は二次元ＴＡＴにおけるデータ伝送パターンを示
す。二次元ＴＡＴでは、１つの画面をｍ　ｘ　ｎ個の画
素からなる画素ブロックに分割し、この画素ブロック毎
に伝送データ量を変化させる。第５図では、画素ブロッ
クは４×４個の画素からなり、画素ブロックに対して２
種類の伝送モードにより伝送する場合のデータ伝送パタ
ーンを示している。

図中、○印は伝送画素を、ｘ印は間引き画素をそれぞれ
示している。また、Ｅは全画素データを伝送するパター
ンを示し、Ｃは全画素データの一部のみを伝送するパタ
ーンを示している。以下、これらの伝送パターンによる
伝送モードをそれぞれＥモード、Ｃモードと呼ぶ。また
、ブロック中、Ｃモードで伝送される画素を基本画素、
それ以外の画素を高精細画素と呼ぶ。第５図から明らか
なように、ＣモードはＥモードに対して１／４の情報密
度で伝送される。

Ｃモードで伝送された画素ブロックの間引き画素につい
ては、受信側において、伝送された画素データ中から近
接する画素データを用いて補間画素データを形成し、復
元する。

第６図は二次元ＴＡＴ伝送システムの送信側の構成を示
す。但し、ここではアナログ伝送系の場合＝３− を示している。入力されたアナログ画像信号は、Ａ／Ｄ
変換器１０によりディジタル信号に変換される。間引き
回路１２は、Ａ／Ｄ変換器１０からの全画素データに対
し第５図のＣモード・パターンに対応する間引き処理を
行い、Ｃモード画素データを出力する。補間回路１４は
間引き回路１２から出力される画素データから補間画素
データを演算し、モード判別回路１６は、各ブロックに
ついて補間回路１４による補間データとＡ／Ｄ変換器１
０からの真値とを比較し、各ブロックの伝送モード（Ｃ
，Ｅモード）を決定する。具体的には、モード判別回路
１６は、補間回路１４による各ブロックにおける補間デ
ータと真値との差の合計（以下、ブロック歪みと言う）
を計算し、１フイ一ルド分のブロック歪みをメモリに記
憶する。

そして、次のフィールド−のデータが入力される間に、
全ての画素ブロックのブロック歪みの分布を求める。こ
こで、フィールド当たりの圧縮率を一定にするためには
、Ｃモードで伝送する画素ブロック数とＥモードで伝送
する画素ブロック数との比を常に一定にする必要がある
。例えば、Ｃモードで伝送する画素ブロック数を全体の
２７３、Ｅモードで伝送する画素ブロック数を１７３に
設定すれば、全体としての伝送データ数（圧縮率）は１
／２＝（２／３ｘｌ／４＋１／３　ｘ　１　）となる。

従って、この段階で、各画素ブロックの伝送モードの選
択基準となる歪み闇値を決定する。

次のフィールドの画像信号が入力されるタイミングで、
モード判別回路１６のブロック歪みを順次読み出し、歪
み闇値と比較して各画素ブロックの伝送モードを決定す
る。ブロック歪みが歪み闇値に一致する場合には、Ｃモ
ードで伝送される画素ブロック数とＥモードで伝送され
る画素ブロック数の比が前記所定の割合になるように、
伝送モードを割り振る。モード判別回路１６は、モード
の割当を示すモード判別信号を出力する。

１８はＥモード画素データ用のバッファ、２゜はＣモー
ド画素データ用のバッファであり、スイッチ２２は、モ
ード判別回路１６からのモード判別信号に従い、バッフ
ァ１８．２０の出力を画素ブロック単位で選択する。ス
イッチ２２により選択された画素データはＤ／Ａ変換器
２４でアナログ画素信号に変換され、伝送路に出力され
る。また、モード判別信号はバッファ２６を介してモー
ド情報信号として伝送路に出力される。このモード情報
信号は例えば、アナログ信号に変換した後アナログ画素
信号に周波数多重して、アナログ画素信号と同じ伝送路
で伝送される。

第７図は受信系を概略構成を示す。伝送路から入力され
る画素信号はＡ／Ｄ変換器２８でディジタル画素データ
に変換され、Ｃモード補間回路３０及びスイッチ３２に
供給される。Ｃモード補間回路３０は、Ｃモードにより
伝送された画素ブロックの間引き部分を補間して出力す
る。スイッチ３２は、人力されたモード情報信号がＣモ
ードを示す時にはＣ接点に接続し、Ｅモードを示す時に
はＥ接点に接続する。これにより、Ｅモード画素データ
、Ｃモード画素データ及び補間画素データを含む全画素
データがフレーム・メモリ３４に収容される。フレーム
・メモリ３４からは、例えばテレビジョン信号に準拠し
た順序で全画素データが読み出され、Ｄ／Ａ変換器・３
６によりアナログ画像信号に変換される。

Ｃ発明が解決しようとする課題〕 ところで、上記伝送システムの受信側では、テレビジョ
ン信号を復元するために、少なくとも１フレ一ム分の容
量のメモリ３４が必要である。また、Ｃモードでは伝送
レートがＥモード伝送の４倍となる。従って、メモリ３
４の１サイクル・タイム毎に２サンプルの画素データを
伝送する場合、フレーム・メモリ３４としては８　（＝
２Ｘ４）層構成とする必要がある。このため、選択可能
なメモリのチップ数は８の倍数となり、メモリの利用効
率の低下、チップ数の増加など、フレーム・メモリ３４
のハード構成に困難が生じる。更には、近年１チツプ当
たりのメモリ容量は増加しつつあり、２〜４チップ程度
でフレーム・メモリを構成できるようになったが、８層
構成ではチップ数を８個以下にすることができない。

そこで本発明は、受信系で使用するメモリ手段＝７− の容量が少なくて済む低コストの画像情報伝送システム
を提供することを目的とする。

〔課題を解決するための手段〕

本発明に係る画像情報伝送システムは、複数の画素によ
り構成される１画面分の画像情報を所定個の画素毎に分
割して得た複数のブロックの各々に対して、互いに伝送
される画素数の異なる複数種の間引き率を有する情報伝
送形態のいずれかを割り当て、各ブロックの画像情報を
伝送すると共に、当該情報伝送形態に応じたモード情報
信号を伝送し、伝送された各ブロックの画像情報を伝送
されたモード情報に基づき復元するシステムにおいて、
前記伝送された画像情報を一旦記憶するメモリ手段と、
当該メモリ手段に記憶されている画像情報に対して、伝
送されなかった画素の画像情報を伝送された画素の画像
情報を用いて補間する補間手段とを備えたことを特徴と
する。

〔作用〕

メモリ手段に伝送された画像情報を収容するので、補間
処理後にメモリ手段を配置する場合に較べ、伝送時の間
引き率に相当する分だけメモリ手段のメモリ容量が少な
くて済むようになる。

〔実施例〕

以下図面を参照して本発明の詳細な説明する。

送信側は第６図の構成をしているものとし、メモリの１
サイクル・タイムに２サンプルの画素信号がアナログ伝
送路により伝送されるものとする。

第１図は本発明の一実施例の構成ブロック図を示す。但
し第７図と同じ構成要素には同じ符号を付しである。伝
送路から入力される画素信号４０は、Ａ／Ｄ変換器４２
により画素データに変換され、バッファ・メモリ４４に
入力される。伝送路を介して入力されたモード情報はブ
ロック・ライン（Ｂ／Ｌ）変換回路４６により、ブロッ
ク毎のモード情報からライン毎のモード情報に変換され
、メモリ制御回路４８及びスイッチ５０に印加される。

尚、Ｂ／Ｌ変換回路４６は、ブロック毎に人力されるモ
ード情報を一旦フイールド・メモリなどに記憶し、当該
メモリから４ライン毎に同じモード情報を読み出すこと
により、ブロック単位に割り当てられたモード情報をラ
イン単位に割り当てられたモード情報に変換して出力す
る。メモリ制御回路４８はメモリ４４を次のように制御
する。

即ち、Ａ／Ｄ変換器４２の出力データを２サンプル／サ
イクル・タイムでメモリ４４に書き込み、テレビジョン
信号に準拠した順序（ラスク走査）に変換すると共に、
Ｅモードの画素データの場合には２倍のレートで、Ｃモ
ードの場合には１７２倍のレートで出力する。従って、
どちらのモードでも、メモリ４４からは４サンプル／サ
イクル・タイムのレートでデータが読み出される。

メモリ４４から出力された画素データはＣモード補間回
路５０及びスイッチ５２に印加され、Ｃモード補間回路
５０では、間引き部分を補間する画素データを基本画素
データから演算し、基本画素データと共にラスク走査に
変換してスイッチ５０に印加する。スイ・ッチ５２はＢ
／Ｌ変換回路４Ｇの出力がＣモードを示すときにはＣ接
点に接続し、Ｅモードを示すときにはＥ接点に接続する
。

これにより、スイッチ５２の出力には、各画素ブロック
の全画素データが存在することになり、これらの画素デ
ータは、Ｄ／Ａ変換器５２によりアナログ信号に変換さ
れる。

メモリ４４のアクセス・レートの最大値は４サンプル／
サイクル・タイムであり、従って、４層で構成可能であ
る。また、収容されるデータは圧縮されたデータである
から、必要なメモリ容量は圧縮率（この場合１７２）に
応じて１７２倍でよい。

第２図は第２の実施例の構成ブロック図を示す。

第１図と異なる部分を詳細に説明するが、この実施例で
は、Ｅモード画素データと基本画素データ（Ｃモード画
素データ）を分離して伝送するものとする。Ａ／Ｄ変換
器５４でディジタル化された画素データはバッファ・メ
モリ５６．５８に印加される。メモリ制御回路６０は、
入力されたモード情報信号がＥモードを示す時には、メ
モリ５６にＥモード画素データを書き込ませると共に、
メモリ５８への書き込みを禁止し、Ｃモードを示す時に
は、メモリ５８に基本画素データを書き込ませると共に
、メモリ５６への書き込みを禁止する。

また、Ｂ／Ｉ−変換回路６１はＢ／Ｌ変換回路４６と同
様に、人力されたブロック毎のモード情報をライン毎の
モード情報に変換する。Ｂ／Ｌ変換回路６１はまた、１
フイ一ルド期間の遅延回路を具備し、１フイ一ルド分の
遅延を与える。Ｂ／Ｌ変換回路６１の出力がＥモードを
示すときには、メモリ制御回路６０はメモリ５６を、テ
レビジョン信号に準拠した順序で且つ２倍のレート（４
サンプル／サイクル・タイム）で記憶信号を読み出すよ
うに制御する。

メモリ５６は、メモリ制御回路６０の制御下で、ブロッ
ク化された画素データをラスク走査に変換すると共に、
前フィールドのＥモード画素データを書込時の２倍のレ
ート（即ち、４サンプル／サイクル・タイム）で読み出
してスイッチ６４に印加し、メモリ５８は、メモリ制御
回路６０の制御下で、ブロック化された基本画素データ
をラスク走査に変換すると共に、前フィールドの基本画
素データを書込時の２倍のレート（即ち４サンプル／サ
イクル・タイム）で読み出してＣモード補間回路６２に
印加する。Ｃモード補間回路６２は、間引き部分を補間
する画素データを基本画素データから演算し、基本画素
データと共にラスク走査に変換してスイッチ６４に印加
する。これによりＣモードでの伝送ブロックが復元され
る。

スイッチ６４は、Ｂ／Ｌ変換回路６１の出力がＣモード
を示す時にはＣ接点に接続し、Ｅモードを示すときには
Ｅ接点に接続する。スイッチ６４の出力は、Ｄ／Ａ変換
器６６によりアナログ信号に変換される。

第２図の実施例では、バッファ・メモリ５６゜５８のア
クセス・レートの最大値はそれぞれ４サンプル／サイク
ル・タイム、２サンプル／サイクル・タイムであり、そ
れぞれ４層、２層で構成可能である。また、必要なメモ
リ容量もそれぞれ１７３倍、１７４倍で合計７７１２倍
となり、従来方式の約半分で済む。

更に、Ｅモードの高精細画素データと基本画素データを
分離して伝送する場合には、メモリ５６の容量は１／４
　（＝１／３−１／４　Ｘ　１／３）となり、メモリ５
６゜５８の合計のメモリ容量は１／２（・ｊ／４＋１／
４）倍となる。この場合には第３図に示すように、第２
図のスイッチ６４を、スイッチ６８に変更すると共に、
Ｅモードの基本画素の時にはスイッチ６８をＢ接点に接
続するようにスイッチ６８を制御するスイッチ制御回路
７０を設ければよい。

本発明の第２の実施例では、バッファ・メモリをＥモー
ド画素データ用と基本画素データ用とに分離しているの
で、Ｅモード画素データと基本画素（Ｃモード画素デー
タ）とを分離して伝送する方式に適している。

尚、以上の説明では、画素データをブロック単位に伝送
する構成としたが、テレビジョン信号に準拠した順序で
伝送してもよい。この場合には、第１図、第２図及び第
３図のＢ／Ｌ変換回路４６゜６１は不要になり、バッフ
ァ・メモリ４４．５６゜５８における画素データの並べ
替えも不要になる。

また、モード情報信号をディジタル・データのまま、ア
ナログ画素信号とは異なる伝送路で伝送してもよい。

〔発明の効果〕

以上の説明から容易に理解出来るように、本発明によれ
ば、間引かれた状態の画像情報をメモリ手段に格納し、
補間処理を行うので、メモリ手段の容量が画像情報の間
引き率だけ少なくて済み、従って、画像情報処理システ
ムのハードウェア構成も簡単化でき、安価に製造できる
。

【図面の簡単な説明】

第１図は本発明の第１実施例の構成ブロック図、第２図
は第２実施例の構成ブロック図、第３図は第２図の変形
例、第４図はＴＡＴの基本概念の説明図、第５図は二次
元ＴＡＴでのデータ伝送パターンを示す図、第６図は二
次元ＴＡＴ伝送システムにおける従来の送信系の構成ブ
ロック図、第７図は従来の受信系の構成ブロック図であ
る。 ４４、　５６．　５８−バッファ・メモリ　４８．６０
−メモリ制御回路　５０　、　６２−Ｃモード補間回路

Claims (1)

【特許請求の範囲】
1. 複数の画素により構成される１画面分の画像情報を所定
   個の画素毎に分割して得た複数のブロックの各々に対し
   て、互いに伝送される画素数の異なる複数種の間引き率
   を有する情報伝送形態のいずれかを割り当て、各ブロッ
   クの画像情報を伝送すると共に、当該情報伝送形態に応
   じたモード情報信号を伝送し、伝送された各ブロックの
   画像情報を伝送されたモード情報に基づき復元するシス
   テムにおいて、前記伝送された画像情報を一旦記憶する
   メモリ手段と、当該メモリ手段に記憶されている画像情
   報に対して、伝送されなかった画素の画像情報を伝送さ
   れた画素の画像情報を用いて補間する補間手段とを備え
   たことを特徴とする画像情報伝送システム。