JPH01245681A - データ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は帯域圧縮技術を用いた画像情報伝送システムに
おいえ当該帯域圧縮のだめの前処理を行うデータ処理装
置に関する。

〔従来の技術〕

画像情報等の情報を伝送する場合、如何に伝送量を少な
くして原情報を忠実に再現できるようにするかが、常に
テーマとされており、このために多種多様な伝送方式が
提案されている。サンプリング密度、即ち伝送する情報
の密度を適宜に変化させる適応形可変密度サンプリング
方式もその１つであり、この方式の一例として、−次元
の場合の時間軸変換帯域圧縮方式（以下、ＴＡＴ：Ｔｉ
ｍｅ　Ａｘｉｓ　Ｔｒａｎｓｆｏｒｍ）について説明す
る。

第２図はＴＡＴの基本概念の説明図を示す。即ち、破線
で示すように原信号を所定期間毎に分割し、分割された
ブロック毎に含まれる情報が粗であるか密であるかを判
別する。そして、密と判別されたブロックについては、
原信号をサンプリングして得たデータの全てを伝送デー
タとして伝送し、粗と判別されたブロックについては、
データの一部を間引き、全データの一部のみを伝送デー
タとする。このようにして、単位時間当たりに伝送され
るデータ数を少なくでき、伝送信号帯域を圧縮できる。

尚、原信号の粗密状態を示す信号を伝送モード情報とし
て同時に伝送する。受信側では、当該伝送モード情報に
より、各ブロックについてサンプリング・データの全て
を受信しているか、又＆ｉ一部のみを受信しているのか
を識別し、一部のみのブロックについては、受信データ
から間引き部分を補間する補間データを形成する。

補間データは情報が粗な部分に対応しているので、間引
きデータに極めて近似したものになり、復元した信号の
原信号に対する忠実性については殆ど変化させずに、伝
送帯域を大幅に圧縮できる。

即ち、伝送する情報量を削減できる。

上記概念を画像情報の伝送に適用した場合について説明
する。画像情報シよ二次元的な拡がりを持ち、水平垂直
の両方向に相関性を有するので、水平方向のサンプリン
グ間隔だけでなく、垂直方向のサンプリング間隔も可変
とすれば、より効果的な圧縮が可能になる（特願昭６０
−１４８１１２号参照）。

以下、これを二次元ＴＡＴと呼ぶ。

第３図は二次元ＴＡＴにおけるデータ伝送パターンを示
す。二次元ＴＡＴでは１つの画面をｍｘｎの画素からな
る画素ブロックに分割し、この画素ブロック毎に伝送デ
ータ量を変化させる。第３図では、画素ブロックは４×
４個の画素からなり、画素ブロックに対して２種類の伝
送モードにより伝送する場合のデータ伝送パターンを示
している。

図中、○印は伝送画素を、×印は間引き画素をそれぞれ
示している。また、Ｅは全画素データを伝送するパター
ンを示し、Ｃは全画素データの一部のみを伝送するパタ
ーンを示している。以下、これらの伝送パターンによる
伝送モードをそれぞれＥモード、Ｃモードと呼ぶ。また
、ブロック中、Ｃモードで伝送される画素を基本画素、
それ以外の画素を高精細画素と呼ぶ。第３図から明らか
なように、ＣモードばＥモードに対して１／４の情報密
度で伝送される。

Ｃモードで伝送された画素ブロックの間引き画素につい
ては、受信側において、伝送された画素データ中から近
接する画素データを用いて補間画素データを形成し、復
元する。

第４図は二次元ＴＡＴ伝送システムの送信側の構成を示
す。但しアナログ伝送系の場合である。入＝３− 力されたアナログ画像信号は、Ａ／Ｄ変換器１０により
ディジタル信号に変換される。Ａ／Ｄ変換器１０の出力
はブリフィルタ１１を介して間引き回路１２に印加され
る。間引き回路１２は、Ａ／Ｄ変換器１０からの全画素
データに対し第３図のＣモード・パターンに対応する間
引き処理を行い、Ｃモード画素データを出力する。補間
回路１４は間引き回路１２から出力される画素データか
ら補間画素データを演算し、モード判別回路１６は、各
ブロックについて補間回路１゛４による補間データとＡ
／Ｄ変換器１０からの真価とを比較し、各ブロックの伝
送モード（Ｃ，Ｅモード）を決定する。具体的には、モ
ード判別回路１６は、画素ブロック毎に補間回路１４に
よる補間データと真値との差の合計（以下、ブロック歪
みと言う）を計算し、１フイ一ルド分、メモリに記憶す
る。

そして、次のフィールドのデータが入力される間に、全
ての画素ブロックのブロック歪みの分布を求める。ここ
で、フィールド当たりの圧縮率を一定にするためには、
Ｃモードで伝送する画素ブ＝５− ロック数とＥモードで伝送する画素ブロック数との比を
常に一定にする必要がある。例えば、０モードで伝送す
る画素ブロック数を全体の２／３、Ｅモードで伝送する
画素ブロック数を１７３に設定すれば、全体としての伝
送データ数（圧縮率）は１／２＝（２／３ｘｌ／４＋１
／３　ｘ　１　）となる。従って、この段階で、各画素
ブロックの伝送モードの選択基準となる歪み闇値を決定
する。

次のフィールドの画像信号が入力されるタイミングで、
モード判別回路１６のブロック歪みを順次読み出し、歪
み闇値と比較して各画素ブロックの伝送モードを決定す
る。ブロック歪みが歪み閾値に一致する場合には、Ｃモ
ードで伝送される画素ブロック数とＥモードで伝送され
る画素ブロック数の比が前記所定の割合になるように、
伝送モードを割り振る。モード判別回路１６は、モード
の割当を示すモード判別信号を出力する。

１８はＥモード画素データ用のバッファ、２０はＣモー
ド画素データ用のバッファであり、スイッチ２２は、モ
ード判別回路１６からのモード判別信号に従い、ハソフ
ァ１８．２０の出力を画素ブロック単位で選択する。ス
イッチ２２により選択された画素データはＤ／Ａ変換器
２４でアナログ画素信号に変換され、伝送路に出力され
る。また、モード判別信号はへソファ２６を介してモー
ド情報信号として伝送路に出力される。このモード情報
信号は例えば、アナログ信号に変換した後アナログ画素
信号に周波数多重して、アナログ画素信号と同じ伝送路
で伝送される。

第５図は受信系を概略構成を示す。伝送路から入力され
る画素信号はＡ／Ｄ変換器２８でディジタル画素データ
に変換され、Ｃモード補間回路３０及びスイッチ３２に
供給される。Ｃモード補間回路３０は、Ｃモードにより
伝送された画素ブロックの間引き部分を補間して出力す
る。スイッチ３２は、入力されたモード情報信号がＣモ
ードを示す時にはＣ接点に接続し、Ｅモードを示す時に
はＥ接点に接続する。これにより、伝送モードによらず
全ての画素のデータがフレーム・メモリ３４に収容され
る。フレーム・メモリ３４からは、例えばテレビジョン
信号に準拠した順序で、全画素データが読み出され、Ｄ
／Ａ変換器３６によりアナログ画像信号に変換される。

〔発明が解決しようとする課題〕

ところで、上記の如き伝送システムでは、間引き回路１
２及びその前段のブリフィルタ１１の回路性能はその伝
送仕様に影響し、特に、伝送しようとする画像情報の解
像度が高くなる程、その影響は顕著になる。

そこで本発明は、間引き回路１２による間引き処理のた
めの前処理を行う装置であって、簡単な構成のデータ処
理装置を提示することを目的とする。

〔課題を解決するための手段〕

本発明に係るデータ処理装置は、１画面の画像データを
所定数の画素からなるブロックに分割し、ブロック単位
でそのまま又は所定の帯域圧縮処理を施して伝送する画
像伝送システムにおいて、当該帯域圧縮のための前処理
を行う装置であり、当該ブロックにおいて行方向順に入
力される画素デフ　− −タを列方向順に変換する行−列変換手段を有し、当該
列方向順の画素データに垂直方向のプリフィルタリング
処理を施すことを特徴とする。

〔作用〕 上記行−列変換手段によりブロック内でのデータ配列を
変えるので、簡単な回路構成で垂直フィルタへの入力デ
ータを生成できるようになる。

〔実施例〕

以下、図面を参照して本発明の一実施例を説明する。第
１図は本発明の一実施例の構成ブロック図を示す。但し
、第４図のブリフィルタ１１及び間引き回路１２に相当
する部分を詳細に図示した。

その他の、第４図と同じ構成要素には同じ符号を付しで
ある。

Ａ／Ｄ変換器ＩＯから出力されるディジタル画素データ
は、４層構造のＤ−ＲＡＭからなるメモリ５０に供給さ
れる。即ち、メモリ５０は、４個の画素データを同時に
出力できるように構成されている。画面上での各画素を
番号で示す第６図で説明すると、画素１，２，３．４を
同時に出力し、次−９＝ に、画素５，６，７，８、画素９．１０．　Ｉｌ、　１
２、画素１３．１４．１５．１６、−というように、順
次４画素分のデータを同時に出力する。Ｐ／Ｓ変換器５
２は、メモリ５０から同時に出力される４個のデータを
シリーズ・データに変換する。

Ｐ／Ｓ変換回路５２の出力は、後述するメモリ切換信号
により切り換わる選択スイッチ５４を介して４Ｈ分のメ
モリ容量のメモリ５６．５８の何れか一方に書き込まれ
る。そして、アドレス制御回路６０により、メモリ５６
．５８の一方が書込状態の時には他方は続出状態に制御
される。メモリ切換制御信号は４Ｈ毎に変化しており、
従って、４毎にスイッチ５４は切り換わる。今仮に、図
示の如くスイッチ５４がメモリ５８側に接続しており、
メモリ５８への書込が行われているとすると、メモリ５
６は続出状態にある。スイッチ６２は、インバータ６４
により反転された上記メモリ切換制御信号によって、ス
イッチ５４とは逆に切り換わる。この構成により、所謂
４Ｈの遅延回路が形成される。いうまでもないが、アド
レス制御回路−１〇− ６０は、メモリ５６．５８の書込又は読出並びに、書込
アドレス及び続出アドレスを制御する。

メモリ５６．５８には、第６図に示す画素１−２→３→
４→５→６→７→８−９→１０→１１→１２→１３−１
４−１５→１６−１７−１８　＝−という順番に各画素
データが入力されているとすると、スイッチ６２の出力
からは、画素１→５→９→１３→２→６→１０→１４→
３→７→１１→１５→４→８→１２→１６→１７→２１
−−−一というように、画素ブロック内で垂直方向での
走査を優先した順で、各画素データが得られる。

Ｓ／Ｐ変換回路６６は、スイッチ６２からのシリアル・
データを４画素分のパラレル・データに変換して出力す
る。

Ｓ／Ｐ変換回路６６が画素１，５，９．１３のデータを
出力する時点では、メモリ５０は画素１０１゜１０２、
１０３．１０４のデータを出力しており、画素抜き取り
回路６８は、画素１０１，１０２，１０３，１０４　、
次のタイミングで画素１０５，１０６，１０７，１０８
　、その次のタイミングで画素１０９，１１０，１１１
，１１２などの画素データの内、最初の画素１０１　、
１０２．１０３．１０４の画素データのみを通過させ、
Ｐ／Ｓ変換回路７０に供給する。

つまり、画素抜き取り回路６８は、４行４列の画素から
なる画素ブロックについて、後述する垂直フィルタで必
要な第１行の画素データのみを取り出す。Ｐ／Ｓ変換回
路６９は、画素抜き取り回路６８のパラレル出力をシリ
ーズ信号に変換する。

３タツプの垂直フィルタ７０には、Ｓ／Ｐ変換回路６６
の４個の出力の内の３個の出力が印加され、３タツプの
垂直フィルタ７２には、Ｓ／Ｐ変換回路６６の４個の出
力の内の残りの１個の出力と、垂直フィルタ７０の共通
する１個の出力が供給され、Ｐ／Ｓ変換回路７０のシリ
ーズ出力が供給される。即ち、今、Ｓ／Ｐ変換回路６６
の出力が画素１．５，９．１３とすると、Ｐ／Ｓ変換回
路６９の出力は丁度画素１に対して４　Ｈ後の画素１０
１のデータを出力している。従って、垂直フィルタ７０
には画素１．５．９のデータが入力され、垂直フィルタ
７２には画素９．　’１３．１０１のデータが入力され
る。

垂直フィールタフ０．７２の出力はそれぞれ、−１１＝ 公知の水平フィルタ７４．７６に印加され、当該水平フ
ィルタ７４．７６の出力はサブサンプル回路７８でサブ
サンプルされ、バッファ２０（第４図参照）に印加され
る。

垂直フィルタ７０．７２及び水平フィルタ７４゜７６は
、第４図に図示した従来例のブリフィルタ１１に相当し
、サブサンプル回路７８は間引き回路１２に相当する。

本実施例では、４×４の計１６個の画素データをライン
・メモリに一旦格納して、行と列の変換を行い、行方向
順のデータの流れを列方向の流れに変換する。そして、
注目するブロックに隣接するブロック内にあって注目ブ
西ツクに隣接する行の画素データを併せて垂直フィルタ
７０．７２に入力する。このような処理を行うことによ
り、Ｃモードでの垂直方向のフィルタ特性を簡単な構成
で実現できる。

〔発明の効果〕

以上の説明から容易に理解出来るように、本発明によれ
ば、帯域圧縮のための間引き処理の前処理を行う回路構
成を簡単化できる。

【図面の簡単な説明】

第１図は本発明の第１実施例の構成ブロック図、第２図
はＴＡＴの基本概念の説明図、第３図は二次元ＴＡＴで
の伝送画素及び非伝送画素の説明図、第４図は従来例の
送信装置の構成ブロック図、第５図は従来例の受信装置
の構成ブロック図、第６図は本実施例における処理プロ
セスを説明するための画素配置説明図である。 ５０−メモリ　５　’２　、　６９−Ｐ　／　Ｓ変換回
路　５６　、　５８−−−４　Ｈメモリ　６０−アドレ
ス制御回路６６−８／Ｐ変換回路　６８−画素抜き取り
回路　７０．７２＝垂直フイルタ　７４．７６−水平フ
ィルタ　７８−サブサンプル回路 −１４〜

Claims (1)

【特許請求の範囲】
1. １画面の画像データを所定数の画素からなるブロックに
   分割し、ブロック単位でそのまま又は所定の帯域圧縮処
   理を施して伝送する画像伝送システムにおいて、当該帯
   域圧縮のための前処理を行う装置であって、当該ブロッ
   クにおいて行方向順に入力される画素データを列方向順
   に変換する行−列変換手段を有し、当該列方向順の画素
   データに垂直方向のプリフィルタリング処理を施すこと
   を特徴とするデータ処理装置。