JPH012467A - 画像読取り装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、主走食方向に並べた複数個のラインイメージ
センサチップから成るラインイメージセンサを用いて、
原稿上の画ｆ駅を読取る画像読取り装置に関する。

（従来の技術） 従来ＣＣＤのような固体撮像素子を用いた一般的なライ
ンイメージセンサで、密着型（結像倍率が等倍対応）と
呼ばれるものは、１チツプでＡ４版あるいはＡ３版とい
った定型サイズの原稿幅をカバーできるような長尺型の
ものは実現が困難なため、複数個のラインイメージセン
サを主走査方向憂こ千鳥状に配置して一ラインのライン
イメージセンサとしたものが製品化（例えば東芝ｇＴｃ
Ｄｌ１１ｅ。

ＴＣＤ１１２Ｃ等）　ｇ　レテイ６゜ これらの製品は千鳥配置をとるために生ずる副走査方向
の空間的・時間的なズレ補正は同蔵のアナログラインメ
モリにより補正する事ができ、センサから出さコｔた読
取り信号は千鳥配置を何ら意識することなしに処理を行
なう事ができた。

このラインイメージセンサを用いた画１ｇ！Ｕ取り装置
として第４図の球な構成が考えられる。これは後述する
第１図に示す本発明による実施例と同じく４チツプ構成
のラインイメージセンサＩこ対して２個のＡ−Ｄ変換器
を用いたものであるが、データセレクタｌｌａ、Ｉｌｂ
に入力される読取り信号の組合せが、データセレクタｌ
ｌａにはＣＣＬ）ラインセンサチップ２，３の読取り信
号がデータセレクタ１１ｂにはＣＣＤラインセン°サチ
ップ４，５の読取り信号が入力される。これは主走査方
向に合せて順に分配したもので、後の配列回路１５での
処理を単純なものにするためにリミ・トのある構成であ
る。

しかし、近年画像読取り装置に対して様々な機能が求め
られる様になり、その中で拡大＠縮小読取り機能を備え
ることが一般化してきた。この拡大・縮小機能を実現す
る場合、結像レンズ系により２次元光学像の拡大・縮小
を行なうときには問題ないが、例えばセルフオークレン
ズ等の密着タイプの結像レンズ系を用いた場合は光学的
な結像倍率は固定なため、拡大・縮小は主走査方向の電
気的な信号処理と副走査方向の機械的な送り量を可変に
して行なう。また主走査方向と副走査方向を別々の倍率
を実現する場合も副走査方向は機械的な送り量を可変す
る必要がある。

この様に副走査方向のサンプリングビーチを機械的に可
変する場合、同時にズレ補正用のラインメモリのライン
数も対応して可変させなければならない。特に拡大する
場合、ズレ補正に必要なラインメモリのライン数（容ｔ
）は増加する。

しかし、ラインイメージセンサ内蔵のアナログラインメ
モリは信号の精度劣化、構造上からこれ以上の容菫増加
は好ましくなく、そのため拡大・縮小機能に対する適応
倍率範囲に限界（〜２×）があった。

（発明が解決しようとする問題点） このように従来の千鳥状配置でズレ補正用ラインメモリ
内蔵のラインイメージセンサを用いた画像読取り装置で
は、拡大・縮小機能の倍率範囲・機能に限界があるとい
う問題があった。　　。

本発明は外部の信号処理系の中にディジタルラインメモ
リを設けることにより、その倍率範囲の拡大を計ると共
に高速で効率のよい補正処理回路を形成でき、種々の拡
大・縮小機能に対応できる＋ｍｊ　１１！読取り装置を
提供することを目的とする。

〔発明の構成〕

（問題点を解決するための手段） 本発明はラインイメージセンサチーブを千鳥状ｆこ配置
して成るラインイメージセンサからのアナログ読取り信
号をディジタル化するλ−り変換器と、このＡ−Ｄ変換
器前後のアナログ信号またはディジタル信号のどちらか
においてズレ補正の必要なラインイメージセンサチーブ
群の読取り信号とズレ補正の必要がないラインイメージ
センサチ・プ群の読取り信号に分け、各々別系統の信号
処理系を構成し、ズレ補正が必要な信号処理系には必要
に応じたライン数のズレ補正用ディジタルラインメモリ
を配置したことを特徴とする。

（作用） 本発明において、副走査方向のサンプリングピ・チ可変
範囲とその必要分解能千鳥状配置されたラインイメージ
センサチーブの副走査方向のズレ量から必要な補正ライ
ン数（メモリ容量）か決まる。この補正ライン数がライ
ンイメージセンサ内蔵のアナログラインメモリで足りな
い場合、外部に補正ラインメモリを配置できる構成を取
ることでその適応倍率の拡大を計れる。かつ、種々の要
求に合った形で自由にラインメモリ数の増減が可能であ
り、常に最適なラインメモリ数で効率よく補正を行なう
ことができる。

またズレ補正が必要な信号処理系とズレ補正が必要ない
信号処理系を別系統にすることで、ズレ補正の処理を効
率良く行なう事ができ、さらに外部補正メモリにディジ
タルラインメモＩＪ　、Ｐ用いる事で絖取り信号の精度
劣化のない補正を実現できる。

（実施例） 以下、図面を参照して本発明の詳細な説明する。第１図
は本発明の一実施例に係る画像読取り装ｆｉの信号処理
系プロ・り図である。

この実施例ではラインイメージセンサ１に１画素６２．
５Ｘ６２．５μｍサイズの感光部を１０２４画素もつＣ
ＯＤラインイメージセンサチーブ２，３，４．５を千１
状に配置している。このラインイメージセンサ１１こよ
れば、結像光学系倍率か等倍の場合、５ｌＩＢ４版（２
５６朋幅）の原稿上の画像を１６ド、ｈ／朋の分解能で
読取ることができる。また千鳥状配置のために副走査方
向においてＤＲの間隙（読取りピ、チのｎ倍）があるた
め、ＣｃｌＤラインイメージセンサチｙプ２，４にはそ
れぞれ補正用アナログラインメモリ６．７が設けられて
いる。（第１図ではＤＲ。

＝２５０μｍ１　補正用アナログラインメモリ）のライ
ン数Ｊｔそれぞれ４ラインである。）ラインイメージセ
ンサ１はクロ・り発生器８からのクロ・りによりＣＣＤ
ドライバ９を介して駆動され、読取り画像に対応した電
気信号を出力する。

この出力信号は増幅器群１０を介してデータセレクタｌ
ｌａ、ｌｌｂ　に入力される。この時データセレクタｌ
ｌａにはＣＣＤラインイメージセンサチ・ブ２．４の読
取り信号が入力され、データセレクタ１１ｂ　にはＣＯ
Ｄラインイメージセンサチ・プ３，５の読取り信号が入
力される。データセレクタ１ｌａ１１ｂはアナログデー
タセレクタである。

これによりデータセレクタ１ｌａには、ズレ同圧が必要
な読取り信号が、データセレクタｘ１ｂｔこはズレ補正
の必要がない読取り信号が供給される。

データセレクタｌｌａ、ｌｌｂからの読取り信号は、各
々Ａ−Ｄ変換器１２ａ、１２ｂに入力されディジタル信
号に変換される。Ａ−Ｄ変換器１２ａ、１２ｂとしては
例えば８ビ・ト程度のものが適当である。ディジタル変
換された読取り信号１３ａはさらに遅延ディジタルライ
ンメモリ１４−ライン当り２０４８バイトで必要に応じ
たズレ補正がなされ配列回路１５ζこ入力される。ズレ
補正の必要がない絖取り信号１３ａはそのまま配列回路
１５Ｉζ入力さｎる。

配列回路１５では主走食方向にそった１ラインの時系列
信号ｆこ配列さｔｌｌ、　Ｆｔｕ像信号として出力され
る。制御回路１６は、これら１連の処理を制御するもの
で、ズレ補正に関しては必要とする補正ライン数に応じ
てラインイメージセンサｌ内の内蔵アナログラインメモ
リ６．７と外部の遅延ディジタルラインメモリ１４とに
各々遅ねライン数のセ２トを行なう。

第２図は本発明の他の実施例を示すもので、Ａ−Ｄｆ検
器をラインイメージセンサチ・ブ数だけ用いたものであ
る。ラインイメージセンサチ・プ２　、３　、４．５か
らのアナログ信号はＡ−Ｄ変換器２）ａ２）ｂ、２）Ｃ
，２）（Ｉで各々ディジタル信号に変換されズレ補正が
必要な読取り信号はデータセレクタ２２ａへ、ズレ補正
の必要がない読戟り信号はデータセレクタ２２ｂに供給
される。データセレクタ２２ａ　、　２２ｂはディジタ
ルデータセレクタである。

データセレクタ２２ａからの読取り信号１３２ｃ；を遅
延ディジタルメモリ１４によりズレ補正が施さゎズレ補
正の必要がなり絖増り信号１３ｂと共ｔこ配夕１ｊ回路
１５に入力され、１ライン画像信号として出力される。

第３図は本発明の他の実施例を示すもので、ズレ補正が
必要な読取り信号とズレ補正が必要ない読取り信号を各
々系統化しないで処理した実施例で、第４図に示す従来
例のラインイメージセンサｌ内プとＡ−Ｄ変換器の組合
せを活かした構成である。

′４３図ｊｃ８いて、Ａ−Ｄｆ換器１２ａ、１２ｂ）出
力１３ａ、１３ｂはそれぞれズレ補正が必要な信号とズ
レ補正が必要のない信号が多重されている、このため各
々の処理系Ｉこ、遅延ディジタルメモリ３２３゜３２ｂ
　Ｃ，１ラインあたり１０２４バイト）とその入出力に
それぞれデータセレクタ３１ａ、３’ｌｂ、３３ａ、３
３ｂを設けられ、ズレ補正が必要な信号は遅延メモリ側
、ズレ補正が必要ない信号は直接配列回路に選択される
。これにより第１図、第２図Ｉこ示す本発明による実施
例と同等の機能を有することができる。しかし第１図、
第２図に示す本発明による実施例に比較して複雑な回路
構成になってしまう事は否めない。

このようにズレ補正が必要な読取り信号処理系とズレ補
正の必要がない読取り信号処理系を別系状で処理するこ
とは補正ラインメモリ制御に関する回路構成・制御等の
簡素化が計れ効率の良いズレ補正が実現できる。なお第
１図、第２図における配列回路１５は、第３図、第４図
の配列回路１５に比較してアドレス発生を少し工夫する
だけで回路の構成はほとんど変わらない。

なお、本発明は要旨を逸脱しない範囲で種々変形して実
施が可能であり、特にラインイメージセンサを構成する
ラインイメージセンサチ・プの数およびＡ−Ｄ変換器の
数に応じてその組合せは必ずしも限定されるものではな
い。また撮像素子としては、ＣＣＤラインイメージセン
サの他にＢＢＤラインイメージセンサあるいはアモロフ
ァスミリコンセンサを用いても良く、基本的に千鳥状の
配置をもつ複数のチ・プからなるラインセンサであれば
本発明の適応を受ける。

さらに、内部にズレ補正のラインメモリをもたない千鳥
状配置のラインイメージセンサでも外部ズレ補正ディジ
タルラインメモリのみで、本発明による適応が可能であ
る。また、カラーラインイメージセンサでも何ら問題な
〈実施できる。

〔発明の効果〕

本発明によれば、ラインイメージセンサ外に必要に応じ
たズレ補正用のディジタルラインメモリを持つ事により
、副走査方向のサンプリングピ。

チの可変に対して常に最適な容量のラインメモリでズレ
補正回路を構成でき、ざらにズレ補正が必要な信号処理
系とズレ補正の必要がない信号処理系を別系統とするこ
とで、補正ラインメモリ制御に関する回路構成、制御等
の簡素化が計れる。また、ディジタルメモリを使用する
ことで信号の精度を落す事なく補正する事ができる。こ
れにより拡大・縮小に関して倍率の範囲、主走査副走査
の独立変倍等、種々の要求に対応できる低コストの画像
読取り装置を実現できる。

【図面の簡単な説明】

第１図は本発明の一実施例に係る画像読取り装置の信号
処理の構成を示すブロック図、第２図は本発明の他の実
施例で、ラインイメージセンサチ・プ数とＡ−Ｄ変換器
の数を等しくした場合の信号処理の構成を示すブロック
図、第３図は本発明の他の実施例でズレ補正の必要な読
取り信号とズレ補正の必要がない読取り信号を分けない
で処理する構成を示すブロック図、第４図は従来例の信
号処理の構成を示すプロ、り図である。 ２．３，４，５・・・ＣＣＤラインイメージセンサ、１
１ａ、Ｉｌｂ・７ナログデータセレクタ、１２ａ、１２
ｂ・・・Ａ−Ｄ変換器、１４・・・遅延ディジタルライ
ンメモリ。

Claims (3)

【特許請求の範囲】
1. （１）複数の光電変換素子を一列に配列して構成される
   ラインイメージセンサチップを主走査方向に千鳥状に配
   列して成るラインイメージセンサと、前記ラインイメー
   ジセンサ上に結像させて画像を読取る画像読取り装置に
   おいて、前記ラインイメージセンサが千鳥状配置のため
   に生ずる副走査方向の空間的時間的なズレの補正処理を
   、補正の必要なラインイメージセンサチップ群と、補正
   の必要がないラインイメージセンサチップ群とに分けて
   、各々別系統で信号処理することを特徴とする画像読取
   り装置。
2. （２）前記補正処理をＡ−Ｄ変換後のディジタル信号で
   行なうと共に、補正用ラインメモリにディジタルメモリ
   を用いたことを特徴とする特許請求の範囲第１項記載の
   画像読取り装置。
3. （３）前記ラインイメージセンサは、千鳥配置のために
   生ずる副走査方向の空間的・時間的なズレを補正するア
   ナログラインメモリを内蔵したものを用いると共に、外
   部の信号処理系の中にも前記ズレ補正のためのディジタ
   ルラインメモリを設け、前記アナログラインメモリと前
   記ディジタルラインメモリの両方を用いたズレ補正処理
   を可能とした事を特徴とした特許請求の範囲第２項記載
   の画像読取り装置。