JPH01246897A - 多層プリント回路板の製造方法 - Google Patents
多層プリント回路板の製造方法Info
- Publication number
- JPH01246897A JPH01246897A JP7312188A JP7312188A JPH01246897A JP H01246897 A JPH01246897 A JP H01246897A JP 7312188 A JP7312188 A JP 7312188A JP 7312188 A JP7312188 A JP 7312188A JP H01246897 A JPH01246897 A JP H01246897A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- conductor
- board
- printed circuit
- multilayer printed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は多層プリント回路板の製造方法に関し、特に導
電体が厚く複雑なパターン、あるいは微細なパターンを
内層回路に有する多層プリント回路板を成形性よく製造
することができる多層プリント回路板の製造方法に関す
るものである。
電体が厚く複雑なパターン、あるいは微細なパターンを
内層回路に有する多層プリント回路板を成形性よく製造
することができる多層プリント回路板の製造方法に関す
るものである。
内部に導電体回路を有する多層プリント回路基板は、従
来両面あるいは片面金層張基板をエツチングにより回路
成形する方法あるいは、特開昭62−276893のよ
うに転写により回路形成する方法により得られたプリン
ト回路板を内層回路基板とし、それを1枚あるいは複数
枚使用し絶縁接着剤層としてプリプレグをそれら内層回
路基板間に挿入積層し、加熱加圧成形することにより製
造してきた。
来両面あるいは片面金層張基板をエツチングにより回路
成形する方法あるいは、特開昭62−276893のよ
うに転写により回路形成する方法により得られたプリン
ト回路板を内層回路基板とし、それを1枚あるいは複数
枚使用し絶縁接着剤層としてプリプレグをそれら内層回
路基板間に挿入積層し、加熱加圧成形することにより製
造してきた。
しかし、近年、プリント回路板においては、電子機器の
多機能化、小型化に伴い、回路は複雑かつ微細になって
きており、特に多層プリント回路板においてはその傾向
が強い。
多機能化、小型化に伴い、回路は複雑かつ微細になって
きており、特に多層プリント回路板においてはその傾向
が強い。
このような多層プリント回路板あるいは、電源層など厚
い導電体回路を内層回路として有する多層プリント回路
板を製造する場合、従来のエツチングによる内層回路基
板を使用した製造方法では多層化のための2次成形時に
おいてボイドを残したり、内層回路の切断、ズレが生じ
やすいため、歩留りが悪く、生産性が低い。
い導電体回路を内層回路として有する多層プリント回路
板を製造する場合、従来のエツチングによる内層回路基
板を使用した製造方法では多層化のための2次成形時に
おいてボイドを残したり、内層回路の切断、ズレが生じ
やすいため、歩留りが悪く、生産性が低い。
また、特開昭62−276893のように、転写により
回路形成して内層回路板を成形する方法では、その内層
回路成形(−火成形)時において、特に回路の厚みが大
きい場合、回路間の空隙にプリプレグの樹脂が十分に流
れ込まず回路面周辺に凹部が残る。そして、2次成形時
にこの凹部の空気がそのままボイドの原因となる。
回路形成して内層回路板を成形する方法では、その内層
回路成形(−火成形)時において、特に回路の厚みが大
きい場合、回路間の空隙にプリプレグの樹脂が十分に流
れ込まず回路面周辺に凹部が残る。そして、2次成形時
にこの凹部の空気がそのままボイドの原因となる。
更に、−次成形時において、樹脂の流れにより回路が位
置ずれを起すこともある。
置ずれを起すこともある。
本発明は、回路が厚く複雑なパターンあるいは、微細な
パターンを内層回路に有する多層プリント回路基板を製
造するに際して、その内層回路成形性及び多層成形性に
すぐれた多層プリント回路板の製造方法を提供すること
を目的とする。
パターンを内層回路に有する多層プリント回路基板を製
造するに際して、その内層回路成形性及び多層成形性に
すぐれた多層プリント回路板の製造方法を提供すること
を目的とする。
本発明は、導電基板表面上に、導電体の逆パターンの永
久メッキレジスト層を形成し、さらに前記導電基板のレ
ジスト層を除く部分に電解メッキにより導電体を形成し
、これに熱硬化性樹脂プリプレグを1枚ないし複数枚積
層し、加熱加圧成形した後、前記導電基板を剥離して得
られたプリント回路板を内層回路基板とし、これを絶縁
層と共に積層成形することを特徴とする多層プリント回
路板の製造方法である。
久メッキレジスト層を形成し、さらに前記導電基板のレ
ジスト層を除く部分に電解メッキにより導電体を形成し
、これに熱硬化性樹脂プリプレグを1枚ないし複数枚積
層し、加熱加圧成形した後、前記導電基板を剥離して得
られたプリント回路板を内層回路基板とし、これを絶縁
層と共に積層成形することを特徴とする多層プリント回
路板の製造方法である。
本発明を図面に基づいて工程順に詳細に説明する。第1
図は導電基板に1〜5μ−の薄膜金属層を形成した状態
、第2図は前記導電基板に永久メッキレジストによる導
電体逆パターンを形成した状態、第3図は更に金属メッ
キを施しその表面を粗面化処理した状態、第4図は前工
程で得られた導電基板をプリプレグと共に積層している
状態、第5図は導1i基板を剥離して得られた多層プリ
ント回路板用内層回路基板をそれぞれ示す。
図は導電基板に1〜5μ−の薄膜金属層を形成した状態
、第2図は前記導電基板に永久メッキレジストによる導
電体逆パターンを形成した状態、第3図は更に金属メッ
キを施しその表面を粗面化処理した状態、第4図は前工
程で得られた導電基板をプリプレグと共に積層している
状態、第5図は導1i基板を剥離して得られた多層プリ
ント回路板用内層回路基板をそれぞれ示す。
第1図に示すように、電解メッキを施して、導電基板(
1)に1〜5μ−のf!膜金金属層2)を形成する。
1)に1〜5μ−のf!膜金金属層2)を形成する。
更にこの薄膜金属層表面上に所定の導電体回路パターン
(4)以外の部分に、メッキレジストによる永久マスク
(3)を形成する。このレジスト膜の形成はフォトレジ
スト法あるいは印刷法等により行うが、微細なパターン
を形成するためにはフォトレジスト法が好ましい、また
メッキレジストは永久マスク層として使用するため、メ
ッキ時の耐酸性、耐アルカリ性があり、更に導電体間の
絶縁体として作用するため絶縁性が必要である。また、
多層プリント回路板においては電子部品の半田付けの際
に熱を受けるので、耐熱性にも優れたレジストであるこ
とが好ましい、更には多層成形時には内層回路板間の接
着強度も必要であるので、接着性の優れたものが要求さ
れる。前記の永久レジスト膜を硬化させた(第2図)後
、レジスト層のない部分に電解メッキを施して、導電体
パターン(4)を形成し、さらにその導電体表面上を粗
面化処理する(第3図)、電解メッキは、特に限定され
るものではないが、銅が一般的である。
(4)以外の部分に、メッキレジストによる永久マスク
(3)を形成する。このレジスト膜の形成はフォトレジ
スト法あるいは印刷法等により行うが、微細なパターン
を形成するためにはフォトレジスト法が好ましい、また
メッキレジストは永久マスク層として使用するため、メ
ッキ時の耐酸性、耐アルカリ性があり、更に導電体間の
絶縁体として作用するため絶縁性が必要である。また、
多層プリント回路板においては電子部品の半田付けの際
に熱を受けるので、耐熱性にも優れたレジストであるこ
とが好ましい、更には多層成形時には内層回路板間の接
着強度も必要であるので、接着性の優れたものが要求さ
れる。前記の永久レジスト膜を硬化させた(第2図)後
、レジスト層のない部分に電解メッキを施して、導電体
パターン(4)を形成し、さらにその導電体表面上を粗
面化処理する(第3図)、電解メッキは、特に限定され
るものではないが、銅が一般的である。
次に第4図で示すように、この導電基板(1)の導体パ
ターン側に熱硬化性樹脂プリプレグ(5)を所望枚数重
ね合わせ、通常の積層成形の条件で加熱加圧する。プリ
プレグに含浸されている熱硬化性樹脂はエポキシ樹脂、
フェノール樹脂、ポリイミド樹脂、不飽和ポリエステル
樹脂等で特に限定されない。
ターン側に熱硬化性樹脂プリプレグ(5)を所望枚数重
ね合わせ、通常の積層成形の条件で加熱加圧する。プリ
プレグに含浸されている熱硬化性樹脂はエポキシ樹脂、
フェノール樹脂、ポリイミド樹脂、不飽和ポリエステル
樹脂等で特に限定されない。
積層成形後、導電基板(1)のみを剥離することにより
メッキによる導体パターン(4)は、レジストと薄膜金
属と共に積層板側に転写される。さらに表面の薄膜金属
をエツチングなどにより除去して、第5図に示す多層プ
リント回路板用内層回路基が得られる。
メッキによる導体パターン(4)は、レジストと薄膜金
属と共に積層板側に転写される。さらに表面の薄膜金属
をエツチングなどにより除去して、第5図に示す多層プ
リント回路板用内層回路基が得られる。
次に、第6図のように、この内層回路基板(6)、熱硬
化性樹脂プリプレグ(7)及び金i箔(8)を常法に従
い多層化積層成形し、次いで金B箔をエツチングして所
望の回路(9)を形成し、第7図の多層プリント回路板
0ωを得る。
化性樹脂プリプレグ(7)及び金i箔(8)を常法に従
い多層化積層成形し、次いで金B箔をエツチングして所
望の回路(9)を形成し、第7図の多層プリント回路板
0ωを得る。
本発明の方法は次のような特徴を有している。
多層プリント回路板用内層回路が複雑かつ微細なパター
ンや導体が厚いパターンであっても、導体回路が、永久
メッキレジスト間に形成され、プリプレグと積層成形さ
れるので、その成形時にボイドや回路切れを起すことな
く、表面が平滑な多層プリント回路板用内層回路基板が
得られる。
ンや導体が厚いパターンであっても、導体回路が、永久
メッキレジスト間に形成され、プリプレグと積層成形さ
れるので、その成形時にボイドや回路切れを起すことな
く、表面が平滑な多層プリント回路板用内層回路基板が
得られる。
従って、多層成形時においてもボイドや回路切れを起す
ことがない。
ことがない。
このように多層成形が非常に容易であり、歩留まりが高
く、効率よく多層プリント回路板を製造することができ
る。
く、効率よく多層プリント回路板を製造することができ
る。
〔実施例]
以下、本発明を実施例により具体的に説明する。
(実施例)
50 cm X 50 craのステンレス製鏡面板に
表1の条件により3μm厚の銅メッキを施し、次いで永
久メッキレジストとしてドライフィルムフォトレジスト
フォトウェル@#2050(積木化学工業製)を用い、
所定の回路パターンのネガティブパターンを形成した。
表1の条件により3μm厚の銅メッキを施し、次いで永
久メッキレジストとしてドライフィルムフォトレジスト
フォトウェル@#2050(積木化学工業製)を用い、
所定の回路パターンのネガティブパターンを形成した。
最小の回路幅及び回路間隔を200μ−とした。
このメッキレジスト膜を設けた鏡面板に表1の条件によ
り70μI厚の銅メッキを施した。
り70μI厚の銅メッキを施した。
表 1
一方、次の処方のエポキシ樹脂フェスを調整した。
臭素化エポキシ樹脂(油化シェル製EP−1046)1
00部 ジシアンジアミド 32エチル4メチ
ルイミダゾール 0.15溶 剤
100このフェスをガラス
クロス(日東紡績−E−18K)に樹脂分43重量%に
なるように含浸乾燥し、プリプレグを得た。
00部 ジシアンジアミド 32エチル4メチ
ルイミダゾール 0.15溶 剤
100このフェスをガラス
クロス(日東紡績−E−18K)に樹脂分43重量%に
なるように含浸乾燥し、プリプレグを得た。
このプリプレグ6枚を上記のメッキを施した鏡面板2枚
の間に挿入しホットプレスにて170℃、40kg/c
dにて90分間成形した。
の間に挿入しホットプレスにて170℃、40kg/c
dにて90分間成形した。
成形後、両鏡面板を離型して後、薄膜鋼をエツチングし
て両面に回路パターンを有するエポキシ樹脂積層板を得
た。
て両面に回路パターンを有するエポキシ樹脂積層板を得
た。
次に得られたエポキシ樹脂積層板の両面に前記プリプレ
グを各1枚、さらにその上に通常の電解銅箔(厚さ18
μm、古河サーキットフォイル製)を各1枚を重ね、通
常の鏡面板に挟みホットプレスにて170°C,40k
g/ai、90分間成形した。
グを各1枚、さらにその上に通常の電解銅箔(厚さ18
μm、古河サーキットフォイル製)を各1枚を重ね、通
常の鏡面板に挟みホットプレスにて170°C,40k
g/ai、90分間成形した。
(比較例)
メッキレジストとしてドライフィルムフォトレジストリ
ストンの(デュポン社製)を用いた以外は、実施例1と
同様な方法にてメッキを施した鏡面板を得た。
ストンの(デュポン社製)を用いた以外は、実施例1と
同様な方法にてメッキを施した鏡面板を得た。
このメッキを施した2枚の鏡面板の間に実施例1と同様
にして得たプリプレグ6枚を挿入しホラトプレスにて1
70°C,−!Okg/c(,90分間成形した。
にして得たプリプレグ6枚を挿入しホラトプレスにて1
70°C,−!Okg/c(,90分間成形した。
成形後、両鏡面板を離型して薄膜鋼をエツチング後、さ
らにレジストを剥離して両面に回路パターンを存するエ
ポキシ樹脂積層板を得た。
らにレジストを剥離して両面に回路パターンを存するエ
ポキシ樹脂積層板を得た。
次に得られたエポキシ樹脂積層板の両面に前記と同じプ
リプレグを各1枚、さらにその上に通常の電解銅箔((
厚さ18μm、古河サーキットフォイル製)を各1枚を
重ね、通常の鏡面板に挾みホントブレスにて170°C
140kg / c+a、90分間成形した。
リプレグを各1枚、さらにその上に通常の電解銅箔((
厚さ18μm、古河サーキットフォイル製)を各1枚を
重ね、通常の鏡面板に挾みホントブレスにて170°C
140kg / c+a、90分間成形した。
実施例・比較例によって得られた4層の多層プリント回
路板について表2の特性測定結果を得た。
路板について表2の特性測定結果を得た。
表 2 。
第1図乃至第7図は本発明の多層プリント回路板製造工
程を示す断面図である。 第1図は導電基板に薄膜メッキ金属を施した状態、第2
図は 薄膜メッキ金属に永久メッキレジスト膜を形成し
た状態、第3図は薄膜メッキ金属に金属メッキを施した
状態、第4図は 積層成形している状態、第5図は内層
回路基板を示す。第6図は多層化積層成形している状態
、第7図は得られた多層プリント回路板を示す。
程を示す断面図である。 第1図は導電基板に薄膜メッキ金属を施した状態、第2
図は 薄膜メッキ金属に永久メッキレジスト膜を形成し
た状態、第3図は薄膜メッキ金属に金属メッキを施した
状態、第4図は 積層成形している状態、第5図は内層
回路基板を示す。第6図は多層化積層成形している状態
、第7図は得られた多層プリント回路板を示す。
Claims (1)
- (1)導電基板表面上に、永久マスクとして導電体逆パ
ターンのメッキレジスト層を形成し、さらに前記導電基
板のメッキレジスト層を除く部分に電解メッキにより導
電体を形成し、これに熱硬化性樹脂プリプレグを1枚な
いし複数枚積層し、加熱加圧一体成形し、前記メッキレ
ジストと導電体と一体化した積層体を前記導電基板から
剥離し、得られたプリント回路板を内層回路基板とし、
これを絶縁層と共に積層成形することを特徴とする多層
プリント回路板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7312188A JPH01246897A (ja) | 1988-03-29 | 1988-03-29 | 多層プリント回路板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7312188A JPH01246897A (ja) | 1988-03-29 | 1988-03-29 | 多層プリント回路板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01246897A true JPH01246897A (ja) | 1989-10-02 |
Family
ID=13509092
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7312188A Pending JPH01246897A (ja) | 1988-03-29 | 1988-03-29 | 多層プリント回路板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01246897A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001230547A (ja) * | 2000-02-15 | 2001-08-24 | Ibiden Co Ltd | 配線板の製造方法 |
| JP2018113423A (ja) * | 2017-01-13 | 2018-07-19 | パナソニックIpマネジメント株式会社 | 厚導体内蔵プリント配線板及びその製造方法 |
-
1988
- 1988-03-29 JP JP7312188A patent/JPH01246897A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001230547A (ja) * | 2000-02-15 | 2001-08-24 | Ibiden Co Ltd | 配線板の製造方法 |
| JP2018113423A (ja) * | 2017-01-13 | 2018-07-19 | パナソニックIpマネジメント株式会社 | 厚導体内蔵プリント配線板及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1333623C (zh) | 在印刷线路板的制造中制备通孔的方法 | |
| CN113163622B (zh) | 一种超薄软硬结合板的热塑聚酰亚胺减法工艺 | |
| JP7583362B2 (ja) | 半導体素子搭載用パッケージ基板の製造方法 | |
| JPH07302977A (ja) | 多層プリント配線板の製造方法とそれに用いる銅張積層板 | |
| JP3402372B2 (ja) | 配線板の製造法 | |
| JPH01246897A (ja) | 多層プリント回路板の製造方法 | |
| JP2501331B2 (ja) | 積層板 | |
| JPH1126938A (ja) | 内層回路入り積層板の製造方法 | |
| JP2576194B2 (ja) | 金属複合積層板の製造方法 | |
| JPWO2003032701A1 (ja) | 多層配線基板の製造方法およびこれにより製造される多層配線基板 | |
| JP3071722B2 (ja) | 多層印刷配線板の製造方法 | |
| JPS63199636A (ja) | 積層板 | |
| JPH05243742A (ja) | 多層プリント配線板及びその製造方法 | |
| JP3288290B2 (ja) | 多層プリント配線板 | |
| JPS6372192A (ja) | 回路板の製造方法 | |
| JPS63166291A (ja) | 多層プリント回路板の製造方法 | |
| JPS5921095A (ja) | 多層印刷配線板の製造方法 | |
| JP2007043201A (ja) | 多層配線基板の製造方法 | |
| JPS63199635A (ja) | 積層板 | |
| JPH0541580A (ja) | 多層回路基板 | |
| JP2002353582A (ja) | 樹脂付き金属箔ならびに多層プリント配線板およびその製造方法 | |
| JP2580667B2 (ja) | 多層印刷配線板の製造方法 | |
| JPH06260767A (ja) | 多層プリント配線板の製造方法 | |
| JPH079613A (ja) | Bステージの両面銅張積層板及びこれを用いた金属基板プリント配線板の製造方法 | |
| JPS59208897A (ja) | 多層印刷配線板の製造方法 |