JPH01248526A - 半導体素子の形成方法 - Google Patents

半導体素子の形成方法

Info

Publication number
JPH01248526A
JPH01248526A JP63075607A JP7560788A JPH01248526A JP H01248526 A JPH01248526 A JP H01248526A JP 63075607 A JP63075607 A JP 63075607A JP 7560788 A JP7560788 A JP 7560788A JP H01248526 A JPH01248526 A JP H01248526A
Authority
JP
Japan
Prior art keywords
groove
substrate
mask
forward mesa
mesa
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63075607A
Other languages
English (en)
Inventor
Michio Murata
道夫 村田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP63075607A priority Critical patent/JPH01248526A/ja
Publication of JPH01248526A publication Critical patent/JPH01248526A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Weting (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体素子の形成方法に関するものである
〔従来の技術〕
半導体基板に半導体素子を形成する゛場合、当該基板内
に溝を形成し、その溝内に結晶成長層を堆積させる方法
が一般的に行われている。溝の形状としては、逆メサ形
と順メサ形がよく知られており、それぞれ選択成長法に
より結晶成長層が埋め込まれる。
第5図は、従来の形成方法により形成された半導体素子
を示すものである(Japanese Journal
 of’AppHed Physics Vol、25
.No、1.January、198B。
pp、LlO−L12) 、同図(a)は、逆メサ形溝
に結晶成長層を埋め込んだ逆メサ形構造の半導体素子を
示し、同図(b)、(C)は、順メサ形溝に結晶成長層
を埋め込んだ順メサ形構造の半導体素子を示すものであ
る。
いずれも、まずGaAs基板1全面にSiNxの選択マ
スク2を形成した後、レジスト膜をフォトリソグラフィ
技術により所定のマスクパターンに形成し、その開口を
介してエツチングすることにより選択マスク2の一部を
除去する。選択マスク2が除去された部分にはGaAs
基板1が露出するので、次に、その露出したGaAs基
板1に逆メサ形溝3あるいは順メサ形溝4を形成し、結
晶成長層5 as 5 bs・・・を順次埋め込み、半
導体素子が形成される。
〔発明が解決しようとする課題〕
しかしながら、逆メサ構造の従来技術(第5図(a))
では、溝の端部に鋭角な折れ曲り部分が形成されるので
、逆メサ形溝3内に選択埋め込み成長させた結晶成長層
5a、5b、・・・の下部からtlltを取出すことが
困難であった。
また、順メサ形構造の従来技術(同図(b)、(C))
において、順メサ形溝4の深さが深いときには(同図(
b))、?Mの中央部に台形状の凹部が生じ、この台形
状の凹部を埋め込むため表面に台形状の隆起部ができる
という欠点があった。
一方、順メサ形溝4の深さが浅いときには(同図(C)
) 、溝の端部に峰状の突起部が生じるという欠点があ
った。すなわち、いずれの順メサ形構造(同図(b)、
(C))においても平坦な表面が得られず、半導体素子
を形成するプロセスにおいて障害になるという欠点があ
った。特に端部で異常成長するのは、順メサ面に対する
成長速度が速いうえに、周囲の選択マスク上に供給され
た原料が選択マスク上を拡散し順メサ部へ供給されるか
らである。
そこでこの発明は、順メサ面に対する成長速度を低下さ
せ、かつその成長を選択マスクに達した段階で止めるこ
とにより、”順メサ形状の溝を平坦に選択埋め込み成長
させる半導体素子の形成方法を提供することを目的とす
る。
〔課題を解決するための手段〕
上記課題を達成するため、この発明は化合物半導体の基
板に選択マスクを形成する第1の工程と、選択マスクの
一部を除去し基板を露出させる第2の工程と、露出した
基板に選択マスク下部のアンダーカット量が溝の深さに
対し0.3乃至1.5倍となるような順メサ形の溝を形
成する第3の工程と、順メサ形の溝内に結晶成長層を堆
積する第4の工程と、結晶成長層が堆積された後選択マ
スクを除去する第5の工程とを含んで構成されているこ
とを特徴とする。
〔作用〕
この発明は、以上のように構成されているので、順メサ
形溝の上部において基板平面の延長線上に形成される選
択マスクは、順メサ部への原料供給を抑制し、かつ順メ
サ面に対する成長を止めるように作用する。そのため、
順メサ形の溝を平坦に選択埋め込み成長させることがで
きる。
〔実施例〕  ′ 以下、この発明に係る半導体素子の形成方法の一実施例
を添附図面に基づき説明する。なお、説明において同一
要素には同一符号を使用し、重複する説明は省略する。
第1図は、この発明に係る半導体素子の形成方法の一実
施例を示すものである。InP基板6は鏡面加工されて
おり、不純物のドーピングにより半絶縁体になっている
(同図(a))。このInP基板6の全面に、まずSI
N  の選択マスり7をプラズマCVDにより形成する
(同図(b))。その後、レジスト膜8を選択マスク7
上に形成しく同図(C)) 、フォトリソグラフィ技術
によりレジスト膜を所定のパターンとし、その開口から
選択マスグーの一部を例えば<011>方向のストライ
ブ状に除去する(同図(d))。
この基板6を硫酸、水、過酸化水素水の混合液(5: 
1 : 1の比率)のエッチャントでエツチングし、順
メサ形溝9を形成する(第1図(e))。
ここで重要なことは、当該順メサ形溝9の上方で基板6
の平面延長線上に、順メサ形溝9の深さに対し選択マス
ク7が0.3〜1.5倍突出するように選択マスク7下
部の基板6をアンダーカットする点である。
次に、Ga1nAsの結晶成長層10をこの類メサ溝9
内に有機金属気相成長法で堆積する(同図(f))。最
後に、選択マスク7を基板6の表面から除去し、半導体
素子が形成される(同図(g))。
なお、この実施例では基板としてInPを使用している
が、特にInPに限定されるものではなく、例えばGa
As、InAs等の化合物半導体であればよい。また、
上記InP、GaAs等の基板上に結晶成長させたGa
As、A lGaAs。
A11nP等のエピタキシャル成長層に順メサ溝を形成
する場合にも適用できる。
さらに、半導体基板としてInP、選択埋め込み成長層
としてI n P s G a I n A s sあ
るいはA11nAsを使用することができる。また、半
導体基板としてGaAs、選択埋め込み成長層としてG
aAs、あるいはAlGaAsを使用することができる
選択マスクとしては、siN  に限定されるものでは
なく、例えばSiO等でもよい。また、選択マスクの形
成方法としては、プラズマCVDの他に光CVDでもよ
い。さらに、エッチャントは硫酸系の他、酢酸系、アン
モニア系、塩酸系が使用できる。また、例えばHNO3
とHC,Qの混合エッチャントでエツチングすることも
できる。
第2図は、順メサ形溝9におけるアンダーカット量の影
響を示すものである。同図(a)は実験結果を示すもの
であり、同図(b)はその実験結果を説明する為の参考
図である。この実験は、InP基板6上にプラズマCV
Dで形成された所定の膜厚(−a)の513N4による
選択マスク7の下部に、所定の溝の深さ(−b)で所定
のアンダーカットjl(−c)を有する順メサ形溝を、
HNO3とHCj7を含む混合液(比率1:1)及び硫
酸、水、過酸化水素水の混合液(比率5:1:1)のエ
ッチャントにより形成するものである。
例えば、c/bが0.2〜0.3の場合には両方のエッ
チャントを併用し、アンダーカット量が多くなるにつれ
て後者のエッチャントの量を増加させる。c / bが
0.5以上の場合には後者のエッチャントを使用し、熱
処理温度と膜厚を変えることにより、アンダーカット量
を調整する。ここで、当該実験における熱処理温度とは
、プラズマCVDにより選択マスクを形成する温度であ
る。
なお、熱処理温度が高くなると選択マスク7は硬くなる
傾向にあり、選択マスク7の膜厚を厚くすると選択マス
クと基板との間の応力は高くなる。
従って、熱処理温度を高め膜厚を厚くすることにより、
アンダーカット量を増加させることができる。
次に、溝の深さ(b)に対するアンダーカットEk (
c)の比率をc / bで示し、以下説明する。
c / bが0.2の場合、はぼ1.5μmの突起が生
じ(第2図(b)参照)、平坦な基板表面を構成するこ
とができなかったが、c / bが0.3の場合には、
突起の高さ(−d)は著しく減少しく第1図(g)参照
)、実用的に問題のない平坦な基板表面を構成すること
ができた。
一方、c/bが2.0の場合には、溝の底部にまで達す
るような深さ(はぼ1.5μm)の穴が順メサ面と選択
マスクとの間に発生しく第2図(b)参照)、平坦な基
板表面を構成することはできなかったが、c / bが
1.5の場合には、穴の大きさはほぼ0.5μm程度に
なり、実用的にも問題のない平坦な基板表面を構成する
ことができた。
従って、c/bが0.3〜1.5の範囲であれば、実用
的に支障のある程の突起や穴を基板表面に発生させるこ
となく、順メサ形状の溝を平坦に選択埋め込み成長させ
ることができることが確認された。
第3図は、この発明に係る半導体素子の形成方法により
形成された半導体素子の走査型電子顕微鏡による写真を
示すものである。順メサ形溝内には、厚い結晶成長層が
基板上に形成されており、成長後の基板表面はほぼ平坦
になっている。
第4図は、この発明に係る半導体素子の形成方法の応用
例を示すものである。選択埋め込み成長層10に受光素
子、その横にトランジスタ11を形成し、光電子集積回
路を形成したものである。
このように、異なる厚さの結晶成長層を同一基板上に形
成する必要がある分野で利用すると効果的である。
〔発明の効果〕
この発明は、以上説明したように構成されているので、
順メサ形状の溝に結晶成長層を平坦に埋め込むことがで
きる。
【図面の簡単な説明】
第1図は、この発明に係る半導体素子の形成方法の一実
施例を示す工程図、第2図は、順メサ形溝におけるアン
ダーカット量の影響を示す図、第3図は、第1図の形成
方法により形成された半導体素子の結晶の構造を示す走
査型電子顕微鏡による写真、第4図は、この発明に係る
半導体素子の形成方法の応用例を示す図、第5図は、従
来技術により形成された半導体素子を示す図である。 1・・・GaAs基板 2.7・・・選択マスク 3・・・逆メサ形溝 4.9・・・順メサ形溝 5.10・・・結晶成長層 6・・・1nP基板 8・・・レジスト膜 11・・・トランジスタ 特許出願人  住友電気工業株式会社 代理人弁理士   長谷用  芳  樹間      
    山    1)   行    −第1図 本導俸翠子正;写血 第3図 応用例 第4図 丑メサ形構菫 順メサ形構造(1) (b) 順メサ形橋@(2) (C) 従示棟術りこよる半導体系モ 第5図

Claims (1)

  1. 【特許請求の範囲】  化合物半導体の基板に選択マスクを形成する第1の工
    程と 前記選択マスクの一部を除去し、前記基板を露出させる
    第2の工程と、 露出した前記基板に、前記選択マスク下部のアンダカッ
    ト量が溝の深さに対し0.3乃至1.5倍となるような
    順メサ形の溝を形成する第3の工程と、 前記順メサ形の溝内に、結晶成長層を堆積する第4の工
    程と、 前記結晶成長層が堆積された後、前記選択マスクを除去
    する第5の工程とを含んで構成されている半導体素子の
    形成方法。
JP63075607A 1988-03-29 1988-03-29 半導体素子の形成方法 Pending JPH01248526A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63075607A JPH01248526A (ja) 1988-03-29 1988-03-29 半導体素子の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63075607A JPH01248526A (ja) 1988-03-29 1988-03-29 半導体素子の形成方法

Publications (1)

Publication Number Publication Date
JPH01248526A true JPH01248526A (ja) 1989-10-04

Family

ID=13581067

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63075607A Pending JPH01248526A (ja) 1988-03-29 1988-03-29 半導体素子の形成方法

Country Status (1)

Country Link
JP (1) JPH01248526A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101484442B1 (ko) * 2014-02-04 2015-01-28 성균관대학교산학협력단 태양전지용 유리 기판 제조방법 및 그에 의해 제조된 태양전지용 기판

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6360522A (ja) * 1986-08-30 1988-03-16 Fujitsu Ltd 有機金属熱分解気相成長法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6360522A (ja) * 1986-08-30 1988-03-16 Fujitsu Ltd 有機金属熱分解気相成長法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101484442B1 (ko) * 2014-02-04 2015-01-28 성균관대학교산학협력단 태양전지용 유리 기판 제조방법 및 그에 의해 제조된 태양전지용 기판

Similar Documents

Publication Publication Date Title
EP0420143B1 (en) Method of manufacturing semiconductor laser
JPH0673390B2 (ja) 埋め込みヘテロ構造半導体デバイスの製作方法
JPS6050983A (ja) 半導体レ−ザ素子の製造方法
GB2114808A (en) Semiconductor laser manufacture
JPH03106026A (ja) メサ型半導体基体の製造方法
JPH0677205A (ja) 化合物半導体の微細構造形成方法
US4980314A (en) Vapor processing of a substrate
US4966863A (en) Method for producing a semiconductor laser device
JPH01248526A (ja) 半導体素子の形成方法
JPH0552676B2 (ja)
JP3047049B2 (ja) 埋込み構造半導体レーザの製造方法
KR100359739B1 (ko) 이종 단결정박막의 접합 및 덧성장방법
JPS6223191A (ja) リツジ型半導体レ−ザ装置の製造方法
JPH0194690A (ja) 埋め込み型半導体レーザ素子の製造方法
JPH04133315A (ja) 半導体装置の製造方法
JPS63258040A (ja) 素子分離領域の形成方法
KR0130610B1 (ko) GaAs/AlGaAs기판을 이용한 양자세선 제작방법
JPS62286294A (ja) 半導体レ−ザの製造方法
JPS6060716A (ja) 半導体基板の製造方法
JPS62179790A (ja) 半導体レ−ザ
JPH10510102A (ja) チャネル内のリッジ状レーザ
JPH09293926A (ja) 半導体装置およびその製造方法
JPH0621565A (ja) 半導体レーザの製造方法
JPS5834988A (ja) 半導体レ−ザの製造方法
JPS6367349B2 (ja)