JPH01248537A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH01248537A JPH01248537A JP7711488A JP7711488A JPH01248537A JP H01248537 A JPH01248537 A JP H01248537A JP 7711488 A JP7711488 A JP 7711488A JP 7711488 A JP7711488 A JP 7711488A JP H01248537 A JPH01248537 A JP H01248537A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- wiring
- wirings
- film
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路に関し、特に多層金属配線を有
する半導体集積回路に関する。
する半導体集積回路に関する。
多層配線とりわけ金属による多層配線は、電気抵抗が小
さく半導体集積回路のスピードを向上させるのに有効な
方法である。しかし、金属配線は膜厚が厚いため、その
段差をいかに小さくするかが問題であった。
さく半導体集積回路のスピードを向上させるのに有効な
方法である。しかし、金属配線は膜厚が厚いため、その
段差をいかに小さくするかが問題であった。
第2図(a)〜(d)は従来の半導体集積回路を説明す
るための工程順に示した半導体チップの断面図である。
るための工程順に示した半導体チップの断面図である。
第2図(a)に示すように、半導体基板1の上に設けた
絶縁膜2の上にアルミニウム配線3C及び4を選−択的
に形成し、アルミニウム配線3c。
絶縁膜2の上にアルミニウム配線3C及び4を選−択的
に形成し、アルミニウム配線3c。
4を含む表面に眉間絶縁膜5を形成する。
次に、第2図(b)に示すように、眉間絶縁膜5の上に
アルコールを溶剤としたシラノールを回転塗布法により
塗布した後熱処理して形成した硅酸ガラス膜(以下PS
G膜と記す)6を設けて表面を平滑化する。
アルコールを溶剤としたシラノールを回転塗布法により
塗布した後熱処理して形成した硅酸ガラス膜(以下PS
G膜と記す)6を設けて表面を平滑化する。
次に、第2図(c)に示すように、リアクティブイオン
エツチング(以下RIEと記す)によりPSG膜6をエ
ッチバックして少なくともアルミニウム配線3C94の
上の眉間絶縁膜5の上に存在するPSGSeO2全に除
去する。
エツチング(以下RIEと記す)によりPSG膜6をエ
ッチバックして少なくともアルミニウム配線3C94の
上の眉間絶縁膜5の上に存在するPSGSeO2全に除
去する。
次に、第2図(d)に示すように、アルミニウム配線3
cの上の眉間絶縁膜6にコンタクトホールを形成し、前
記コンタクトホールを含む表面にアルミニウム層を堆積
し、これを選択的にエツチングしてアルミニウム配線3
cと接続するアルミニウム配線7を形成する。
cの上の眉間絶縁膜6にコンタクトホールを形成し、前
記コンタクトホールを含む表面にアルミニウム層を堆積
し、これを選択的にエツチングしてアルミニウム配線3
cと接続するアルミニウム配線7を形成する。
ここで、アルミニウム配線3Cの上の眉間絶縁膜5の上
にPSGM6が残留していると、コンタクトホールの側
面にPSGSeO2出し、そこから前記アルミニウム層
形成時にガスが放出され、コンタクトホールのアルミニ
ウム配線7の電気的特性に悪影響を与えるという問題点
がある。また、コンタクトホール部のPSGl16を完
全に取り除くために過剰エッチバックが必要となり、表
面の平滑化が阻害されるという問題点がある。
にPSGM6が残留していると、コンタクトホールの側
面にPSGSeO2出し、そこから前記アルミニウム層
形成時にガスが放出され、コンタクトホールのアルミニ
ウム配線7の電気的特性に悪影響を与えるという問題点
がある。また、コンタクトホール部のPSGl16を完
全に取り除くために過剰エッチバックが必要となり、表
面の平滑化が阻害されるという問題点がある。
上述した従来の半導体集積回路は、塗布膜により平滑化
した表面を過剰にエッチバックする結果、平坦化を実現
できないという欠点がある。すなわち、下層のアルミニ
ウム配線上の層間絶縁膜の上にPSG膜が残留すると、
上層のアルミニウム層を堆積する際の真空中でコンタク
トホールの側面からガスが発生する。これはPSG膜が
極めて吸湿性が高いため、PSG膜中から水分が放出さ
れるためである。このガスにより、下層のアルミニウム
配線と上層のアルミニウム配線間の導電性が劣化すると
いう問題点がある。また、PSG膜の残留を防ぐために
は、過剰のエッチバックが必要であり、その結果として
平坦性の効果が失なわれることになる。
した表面を過剰にエッチバックする結果、平坦化を実現
できないという欠点がある。すなわち、下層のアルミニ
ウム配線上の層間絶縁膜の上にPSG膜が残留すると、
上層のアルミニウム層を堆積する際の真空中でコンタク
トホールの側面からガスが発生する。これはPSG膜が
極めて吸湿性が高いため、PSG膜中から水分が放出さ
れるためである。このガスにより、下層のアルミニウム
配線と上層のアルミニウム配線間の導電性が劣化すると
いう問題点がある。また、PSG膜の残留を防ぐために
は、過剰のエッチバックが必要であり、その結果として
平坦性の効果が失なわれることになる。
本発明の半導体集積回路は、半導体基板上に設けた絶縁
膜の上に配線幅を縮小するために幅方向を分割し且つ互
に近接して配置した下層の配線と、前記下層の配線を含
む表面に設けた第1の絶縁膜と、前記第1の絶縁膜の上
に回転塗布法により形成し且つ異方性エツチングにより
エッチバックして表面を平滑化して設けた第2の絶縁膜
とを有している。
膜の上に配線幅を縮小するために幅方向を分割し且つ互
に近接して配置した下層の配線と、前記下層の配線を含
む表面に設けた第1の絶縁膜と、前記第1の絶縁膜の上
に回転塗布法により形成し且つ異方性エツチングにより
エッチバックして表面を平滑化して設けた第2の絶縁膜
とを有している。
次に本発明の実施例について図面を参照して説明する。
第1図(a)〜(c)は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図である。
めの工程順に示した半導体チップの断面図である。
第1図(a)に示すように、半導体基板1の上に設けた
絶縁膜2の上にアルミニウム配線3a。
絶縁膜2の上にアルミニウム配線3a。
3b、4をそれぞれ選択的に設け、アルミニウム配線3
a、3b、4を含む表面に眉間絶縁膜5を形成した後、
従来例と同様にして回転塗布法によりPSGSeO2け
て表面を平坦化する。
a、3b、4を含む表面に眉間絶縁膜5を形成した後、
従来例と同様にして回転塗布法によりPSGSeO2け
て表面を平坦化する。
ここで、アルミニウム配線3a、3bは、配線幅を縮小
するために幅方向を2つに分割し、且つ、互いに近接し
て配置しである。これはアルミニウム配線3a、3bの
上の眉間絶縁膜5の上に設けるPSGSeO2さを薄く
するために行なったものである。すなわち、下層配線の
幅に対し、層間絶縁膜を介して設けたPSGSeO2厚
が変化することを発見し、これを利用したものである。
するために幅方向を2つに分割し、且つ、互いに近接し
て配置しである。これはアルミニウム配線3a、3bの
上の眉間絶縁膜5の上に設けるPSGSeO2さを薄く
するために行なったものである。すなわち、下層配線の
幅に対し、層間絶縁膜を介して設けたPSGSeO2厚
が変化することを発見し、これを利用したものである。
下層配線幅が細くなると、段差上のPSG膜の厚さは薄
くなり、配線幅が広くなるとPSG膜の厚さが厚くなる
。従って、下層配線を分割して配線幅を狭くすることに
より段差上のPSG膜の厚さを薄くできる。
くなり、配線幅が広くなるとPSG膜の厚さが厚くなる
。従って、下層配線を分割して配線幅を狭くすることに
より段差上のPSG膜の厚さを薄くできる。
次に、第1図(b)に示すように、RIB法により全面
をエッチバックしてアルミニウム配線3a、3b、4の
上の眉間絶縁膜5の上に存在するPSGSeO2ツチン
グ除去する。このとき、エツチングは層間絶縁膜5の最
上面がちょうど露出するまで行なうが、過剰エツチング
が避けられるなめ表面を平坦化するεとができる。次に
、アルミニウム配線3a、3bの上の眉間絶縁膜5を選
択的にエツチングしてコンタクトホールを形成し、前記
コンタクトホールを含む表面にアルミニウム層を堆積し
、これを選択的にエツチングしてコンタクトホールのア
ルミニウム配線3a、3bと接続するアルミニウム配線
7を形成する。
をエッチバックしてアルミニウム配線3a、3b、4の
上の眉間絶縁膜5の上に存在するPSGSeO2ツチン
グ除去する。このとき、エツチングは層間絶縁膜5の最
上面がちょうど露出するまで行なうが、過剰エツチング
が避けられるなめ表面を平坦化するεとができる。次に
、アルミニウム配線3a、3bの上の眉間絶縁膜5を選
択的にエツチングしてコンタクトホールを形成し、前記
コンタクトホールを含む表面にアルミニウム層を堆積し
、これを選択的にエツチングしてコンタクトホールのア
ルミニウム配線3a、3bと接続するアルミニウム配線
7を形成する。
〔発明の効果〕
以上説明したように本発明は、下層配線上に層間絶縁膜
を介して設けたPSG膜の厚さを薄く形成できるための
、眉間絶縁膜に残存するBSG膜を完全に除去するため
にエッチバックを過剰に行う必要が無くなり、そのため
層間絶縁膜の表面の平坦性を向上させることができ、従
って、下層配線の断切れなどによる製品の不良の発生を
低減することができ、半導体装置の信頼性を向上させる
ことができるという効果を有する。
を介して設けたPSG膜の厚さを薄く形成できるための
、眉間絶縁膜に残存するBSG膜を完全に除去するため
にエッチバックを過剰に行う必要が無くなり、そのため
層間絶縁膜の表面の平坦性を向上させることができ、従
って、下層配線の断切れなどによる製品の不良の発生を
低減することができ、半導体装置の信頼性を向上させる
ことができるという効果を有する。
第1図(a)〜(C)は本発明の一実施例の製造方法を
説明するための工程順に示した半導体チップの断面図、
第2図(a)〜(d)は従来の半導体集積回路の製造方
法を説明するための工程順に示した半導体チップの断面
図である。 1・・・半導体基板、2・・・絶縁膜、3a、3b。 3C24・・・アルミニウム配線、5・・・層間絶縁膜
、6・・・PSG膜、7・・・アルミニウム配線。
説明するための工程順に示した半導体チップの断面図、
第2図(a)〜(d)は従来の半導体集積回路の製造方
法を説明するための工程順に示した半導体チップの断面
図である。 1・・・半導体基板、2・・・絶縁膜、3a、3b。 3C24・・・アルミニウム配線、5・・・層間絶縁膜
、6・・・PSG膜、7・・・アルミニウム配線。
Claims (1)
- 半導体基板上に設けた絶縁膜の上に配線幅を縮小する
ために幅方向を分割し且つ互に近接して配置した下層の
配線と、前記下層の配線を含む表面に設けた第1の絶縁
膜と、前記第1の絶縁膜の上に回転塗布法により形成し
且つ異方性エッチングによりエッチバックして表面を平
滑化して設けた第2の絶縁膜とを有することを特徴とす
る半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7711488A JPH01248537A (ja) | 1988-03-29 | 1988-03-29 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7711488A JPH01248537A (ja) | 1988-03-29 | 1988-03-29 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01248537A true JPH01248537A (ja) | 1989-10-04 |
Family
ID=13624760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7711488A Pending JPH01248537A (ja) | 1988-03-29 | 1988-03-29 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01248537A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5245213A (en) * | 1991-10-10 | 1993-09-14 | Sgs-Thomson Microelectronics, Inc. | Planarized semiconductor product |
| US5313417A (en) * | 1990-07-25 | 1994-05-17 | Sharp Kabushiki Kaisha | Semiconductor memory device |
| JPH07161720A (ja) * | 1993-12-10 | 1995-06-23 | Nec Corp | 半導体装置及びその製造方法 |
| JPH07273195A (ja) * | 1994-03-30 | 1995-10-20 | Nec Corp | 半導体装置 |
| JPH08153709A (ja) * | 1994-11-29 | 1996-06-11 | Nec Corp | 半導体装置の製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57172752A (en) * | 1981-04-16 | 1982-10-23 | Fujitsu Ltd | Semiconductor device |
| JPS60195950A (ja) * | 1984-03-19 | 1985-10-04 | Hitachi Ltd | 多層配線部材 |
-
1988
- 1988-03-29 JP JP7711488A patent/JPH01248537A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57172752A (en) * | 1981-04-16 | 1982-10-23 | Fujitsu Ltd | Semiconductor device |
| JPS60195950A (ja) * | 1984-03-19 | 1985-10-04 | Hitachi Ltd | 多層配線部材 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5313417A (en) * | 1990-07-25 | 1994-05-17 | Sharp Kabushiki Kaisha | Semiconductor memory device |
| US5245213A (en) * | 1991-10-10 | 1993-09-14 | Sgs-Thomson Microelectronics, Inc. | Planarized semiconductor product |
| JPH07161720A (ja) * | 1993-12-10 | 1995-06-23 | Nec Corp | 半導体装置及びその製造方法 |
| JPH07273195A (ja) * | 1994-03-30 | 1995-10-20 | Nec Corp | 半導体装置 |
| JPH08153709A (ja) * | 1994-11-29 | 1996-06-11 | Nec Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100368115B1 (ko) | 반도체 소자의 본딩 패드 구조 및 그 제조방법 | |
| JPH01248537A (ja) | 半導体集積回路 | |
| JPS63188959A (ja) | 半導体装置およびその製造方法 | |
| JP3130726B2 (ja) | 半導体装置及びその製造方法 | |
| KR100408683B1 (ko) | 반도체 소자의 콘택 형성방법 | |
| KR100967199B1 (ko) | 반도체 소자 금속 배선 및 그의 제조 방법 | |
| JPH0917860A (ja) | 半導体素子における配線構造とその製造方法 | |
| JP2001148423A (ja) | 半導体装置の製造方法 | |
| KR0172542B1 (ko) | 금속배선 형성방법 | |
| JP2809062B2 (ja) | 半導体装置及びその製造方法 | |
| KR20030002942A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JP2000269328A (ja) | 半導体装置及びその製造方法 | |
| JP2004022694A (ja) | 半導体装置の製造方法 | |
| JP2000031278A (ja) | 半導体装置の製造方法 | |
| KR100248805B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR20040004909A (ko) | 반도체 장치의 배선 형성 방법 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPH05304219A (ja) | 半導体装置における絶縁層の形成方法 | |
| JPH02206115A (ja) | 半導体装置の製造方法 | |
| JPS60110142A (ja) | 半導体装置の製造方法 | |
| JPH06333923A (ja) | 半導体装置およびその製造方法 | |
| JPH04267543A (ja) | 半導体装置およびその製造方法 | |
| JPS6132555A (ja) | 多層配線構造の形成方法 | |
| JPS60234344A (ja) | 半導体装置の製造方法 | |
| JPH06177264A (ja) | 半導体装置の製造方法 |