JPH01253320A - 巡回符号化回路 - Google Patents

巡回符号化回路

Info

Publication number
JPH01253320A
JPH01253320A JP63080680A JP8068088A JPH01253320A JP H01253320 A JPH01253320 A JP H01253320A JP 63080680 A JP63080680 A JP 63080680A JP 8068088 A JP8068088 A JP 8068088A JP H01253320 A JPH01253320 A JP H01253320A
Authority
JP
Japan
Prior art keywords
pattern
circuit
pseudo random
random numbers
shift registers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63080680A
Other languages
English (en)
Other versions
JP2531737B2 (ja
Inventor
Tatsuhiko Nakagawa
中川　達彦
Hiroya Watanabe
渡邊　浩哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
NEC Miyagi Ltd
Original Assignee
NEC Corp
NEC Miyagi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, NEC Miyagi Ltd filed Critical NEC Corp
Priority to JP63080680A priority Critical patent/JP2531737B2/ja
Publication of JPH01253320A publication Critical patent/JPH01253320A/ja
Application granted granted Critical
Publication of JP2531737B2 publication Critical patent/JP2531737B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Error Detection And Correction (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、多数の擬似乱数を発生する巡回符号化回路に
関する。
〔従来の技術〕
従来、１つの擬似乱数を発生するためには、ｎ段のシフ
トレジスタを組合せた２”−１パターンの巡回符号化回
路を用いていた。
〔発明が解決しようとする課題〕
上述した従来回路においては、擬似乱数を発生する巡回
符号は、その回路を構成するシフトレジスタの段数によ
って、その乱数のパターンおよびその周期が決定されて
いるので、異なる乱数のパターンを持ち、かつ同じ周期
性を持つ擬似乱数を発生出来ないという欠点があった。
〔課題を解決するための手段〕
本発明の目的は上述の欠点を除去した巡回符号化回路を
提供することにある。本発明の回路は、上記目的を達成
するために、巡回符号化回路で発生する擬似乱数のパタ
ーンを判定する回路を備えて、乱数内の特定の値を選択
し、その状態での出力パターンを１ｂｉｔのみ反転する
ことによって、２”−１種の異なる擬似乱数を発生して
いるン〔実施例〕　　　。
次に本発明を図面を参照して詳細に説明する。
第１図は、本発明の一実施例を示す回路図である。図に
おいて、ｎ段のシフトレジスタで構成される巡回符号化
回路１００は、２″−１パターンの周期で擬似乱数を発
生している。そのおのおののシフトレジスタ１〜ｎには
擬似乱数のデータが保持されている。パターン判定回路
２００は、比較器から構成され、擬似乱数のデータを保
持しているシフトレジスタの値と比較を行ない、任意の
パターンの値と一致するまで待つ。パターンの一致が検
出されると、反転回路３００にて擬似乱数の出力パター
ンを１ｂｉｔのみ反転させ出力させる。比較器２００で
比較する任意のパターンは、２”−１種の区別を付ける
事が可能なため、２”−１の異なる擬似乱数を作る事が
可能となる。
〔発明の効果〕
以上説明したように、本発明では、簡単な回路の追加に
より２１１−１の一定周期の巡回符号発生回路内の任意
のパターンに対応する出力信号の擬似乱数内の１ビツト
を反転させて２ａ−１種類の異なる乱数を同一の周期で
発生させることができる。
【図面の簡単な説明】
第１図は本発明の一実施例を示す回路図である。 １００・・・・・・シフトレジスタで構成される巡回符
号化回路、２００・・・・・・パターン判定回路、３０
０・・・・・・位相反転回路。 代理人　弁理士　　内　原　　　晋

Claims (1)

    【特許請求の範囲】
  1. ２＾ｎ−１パターンの擬似乱数を発生する巡回符号化回
    路において、擬似乱数内の任意のパターンを判定し、そ
    の時の出力パターンを反転することによって、２＾ｎ−
    １種の区別が可能な擬似乱数を発生することを特徴とす
    る巡回符号化回路。
JP63080680A 1988-03-31 1988-03-31 巡回符号化回路 Expired - Lifetime JP2531737B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63080680A JP2531737B2 (ja) 1988-03-31 1988-03-31 巡回符号化回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63080680A JP2531737B2 (ja) 1988-03-31 1988-03-31 巡回符号化回路

Publications (2)

Publication Number Publication Date
JPH01253320A true JPH01253320A (ja) 1989-10-09
JP2531737B2 JP2531737B2 (ja) 1996-09-04

Family

ID=13725063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63080680A Expired - Lifetime JP2531737B2 (ja) 1988-03-31 1988-03-31 巡回符号化回路

Country Status (1)

Country Link
JP (1) JP2531737B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54132145A (en) * 1978-04-06 1979-10-13 Nec Corp False random code generator
JPS566522A (en) * 1979-06-28 1981-01-23 Mitsubishi Electric Corp False irregular signal generator
JPS6181223U (ja) * 1984-11-02 1986-05-29
JPS6218819A (ja) * 1985-07-17 1987-01-27 Fujitsu Ltd 擬似ランダムパタ−ン発生回路
JPS63248242A (ja) * 1987-04-03 1988-10-14 Fujitsu Ltd 誤り発生回路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54132145A (en) * 1978-04-06 1979-10-13 Nec Corp False random code generator
JPS566522A (en) * 1979-06-28 1981-01-23 Mitsubishi Electric Corp False irregular signal generator
JPS6181223U (ja) * 1984-11-02 1986-05-29
JPS6218819A (ja) * 1985-07-17 1987-01-27 Fujitsu Ltd 擬似ランダムパタ−ン発生回路
JPS63248242A (ja) * 1987-04-03 1988-10-14 Fujitsu Ltd 誤り発生回路

Also Published As

Publication number Publication date
JP2531737B2 (ja) 1996-09-04

Similar Documents

Publication Publication Date Title
JP2572497B2 (ja) 論理誤り検出のための内蔵自己テストを持つ集積回路チップ
KR20020049387A (ko) 고속 동작이 가능하고 순차적으로 2진 카운터 순서를 갖는카운터 회로 및 그 카운팅 방법
US4813043A (en) Semiconductor test device
JP2531737B2 (ja) 巡回符号化回路
RU2092892C1 (ru) Генератор равномерно распределенных случайных чисел
US4998263A (en) Generation of trigger signals
US20070047622A1 (en) Data generator having linear feedback shift registers for generating data pattern in forward and reverse orders
JPH01258130A (ja) 擬似乱数発生装置
SU1672445A1 (ru) Генератор равномерно распределенных случайных чисел
SU1509901A1 (ru) Устройство дл контрол цифровых устройств
SU984001A1 (ru) Генератор псевдослучайных последовательностей импульсов
KR100198816B1 (ko) 랜덤 코드 발생기
SU551573A1 (ru) Устройство дл испытани логических блоков
SU1159015A1 (ru) Двухканальный генератор случайного процесса
JPS609286B2 (ja) タイミング信号発生回路
SU1226450A1 (ru) Генератор нормально распределенных случайных чисел
KR100444763B1 (ko) 내장된 자체테스트 기법을 위한 결정패턴 생성기
SU739602A1 (ru) Генератор псевдослучайных чисел
SU1679484A1 (ru) Генератор случайного процесса
JPS639685B2 (ja)
JPH02188836A (ja) マイクロコンピュータのテストモード設定回路
JPH0422570Y2 (ja)
JPH09186676A (ja) Ｐｎコードのビット誤り測定装置
SU468231A1 (ru) Генератор равномерно распределенных псевдослучайных чисел
SU477413A1 (ru) Устройство дл формировани тестов