JPS6181223U - - Google Patents
Info
- Publication number
- JPS6181223U JPS6181223U JP16571884U JP16571884U JPS6181223U JP S6181223 U JPS6181223 U JP S6181223U JP 16571884 U JP16571884 U JP 16571884U JP 16571884 U JP16571884 U JP 16571884U JP S6181223 U JPS6181223 U JP S6181223U
- Authority
- JP
- Japan
- Prior art keywords
- shift register
- output
- sequence signal
- stage
- exclusive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 3
Description
第１図はｍ系列信号発生回路の原理説明図、第
２図は第１図の回路の動作説明図、第３図は本案
の実施例を示す図である。 １…シフトレジスタ、２…排他的論理和回路、
４…シフトパルス、５…ＮＯＲ回路、６…ＯＲ回
路。
２図は第１図の回路の動作説明図、第３図は本案
の実施例を示す図である。 １…シフトレジスタ、２…排他的論理和回路、
４…シフトパルス、５…ＮＯＲ回路、６…ＯＲ回
路。
Claims (1)
- 複数Ｎ個のフリツプフロツプからなるＮ段のシ
フトレジスタと、排他的論理和回路を含み、前記
シフトレジスタの最終段の出力と他の段の出力の
排他的論理和を前記シフトレジスタの初段に入力
し、シフトレジスタの出力２値系列信号が最大周
期２Ｎ−１となるようにしたｍ系列信号発生回路
において、前記フリツプフロツプのすべて（Ｎ個
）が論理０となる時のみ論理１を出力する論理回
路の出力と前記排他的論理和との論理和をとり、
前記シフトレジスタの初段に入力することを特徴
とするｍ系列信号発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16571884U JPS6181223U (ja) | 1984-11-02 | 1984-11-02 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16571884U JPS6181223U (ja) | 1984-11-02 | 1984-11-02 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6181223U true JPS6181223U (ja) | 1986-05-29 |
Family
ID=30723558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16571884U Pending JPS6181223U (ja) | 1984-11-02 | 1984-11-02 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6181223U (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01253320A (ja) * | 1988-03-31 | 1989-10-09 | Nec Corp | 巡回符号化回路 |
-
1984
- 1984-11-02 JP JP16571884U patent/JPS6181223U/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01253320A (ja) * | 1988-03-31 | 1989-10-09 | Nec Corp | 巡回符号化回路 |