JPH01255247A - 金属配線パターン形成方法 - Google Patents
金属配線パターン形成方法Info
- Publication number
- JPH01255247A JPH01255247A JP63083285A JP8328588A JPH01255247A JP H01255247 A JPH01255247 A JP H01255247A JP 63083285 A JP63083285 A JP 63083285A JP 8328588 A JP8328588 A JP 8328588A JP H01255247 A JPH01255247 A JP H01255247A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- thin film
- film
- pattern
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置の製造方法に関するものであり
、特に、レジストを用いた金属配線パターン形成方法に
関するものである。
、特に、レジストを用いた金属配線パターン形成方法に
関するものである。
(従来の技術〕
大規模集積回路(LSI)の高集積化に伴い、金属配線
パターンも、より微細なものが要求されるようになって
きている。しかし、デバイスの横方向の寸法の縮小に比
べて、縦方向の寸法の縮少は、それほど進まず、ウェー
ハ表面の凹凸が激しくなって(る。
パターンも、より微細なものが要求されるようになって
きている。しかし、デバイスの横方向の寸法の縮小に比
べて、縦方向の寸法の縮少は、それほど進まず、ウェー
ハ表面の凹凸が激しくなって(る。
フォトリソグラフィー技術においては、単層レジストを
用いた場合、段差のある基板上、および、反射の強い基
板上において、解像度の劣化が著しく、微細なパターン
の形成が困難となる。この問題を解決する方法として、
多層レジストを用いるものが知られている〔例えば、J
ames B、Krugeret al、 in ”
ブイエルニスアイ エレクトロニクス(VLSI El
ectronics):マイクロストラクチャーエレク
トロニクス(Mjcrostructure Elec
tronics)’ Vol、8(N、G、Einsp
ruch and D、M、Brown、eds)+p
H+91〜136. 八cade+mic Pre
ss、0rland、Plorida、1984.)
+1多層レジスト法は、露光によりパターンを形成す
る層(上層レジスト)と、基板段差を平坦化し基板から
の光反射を防止する層(下層レジスト)とを分離するこ
とにより、高い解像度を実現するものである。多層レジ
ストは大別すると、二層レジストと三層レジストに分け
られる。
用いた場合、段差のある基板上、および、反射の強い基
板上において、解像度の劣化が著しく、微細なパターン
の形成が困難となる。この問題を解決する方法として、
多層レジストを用いるものが知られている〔例えば、J
ames B、Krugeret al、 in ”
ブイエルニスアイ エレクトロニクス(VLSI El
ectronics):マイクロストラクチャーエレク
トロニクス(Mjcrostructure Elec
tronics)’ Vol、8(N、G、Einsp
ruch and D、M、Brown、eds)+p
H+91〜136. 八cade+mic Pre
ss、0rland、Plorida、1984.)
+1多層レジスト法は、露光によりパターンを形成す
る層(上層レジスト)と、基板段差を平坦化し基板から
の光反射を防止する層(下層レジスト)とを分離するこ
とにより、高い解像度を実現するものである。多層レジ
ストは大別すると、二層レジストと三層レジストに分け
られる。
従来、例えば、三層レジストを金属配線パターンの形成
に用いる場合には、次のようにしていた。
に用いる場合には、次のようにしていた。
すなわち、まず、配線用の金属薄膜上に直接、下層レジ
ストを塗布し、その上に、中間層、上層レジストを、こ
の順に形成する0次に、公知のフォトリソグラフィー技
術により、上層レジストのパターン形成を行なう、この
パターン形成は、解像度よく行なうことができる。そし
て、この上層レジストパターンをマスクとして、反応性
イオンエツチング(RI E)により中間層をエツチン
グして、上層レジストから中間層へパターンを転写する
0次に、酸素(08)をエツチングガスとして用いた反
応性イオンエツチング(RIB)により、中間層のパタ
ーンをマスクとして下層レジストをエツチングして、中
間層から下層レジストへパターンを転写する。こうして
、金属薄膜上に、基板段差や基板からの光反射に影響さ
れずに、微細なパターンを形成することができる。そし
て、この微細な下層レジストパターンをマスクとして、
反応性イオンエツチング(RI B)により金属薄膜を
エツチングして、微細な金属配線パターンを得ることが
できる。
ストを塗布し、その上に、中間層、上層レジストを、こ
の順に形成する0次に、公知のフォトリソグラフィー技
術により、上層レジストのパターン形成を行なう、この
パターン形成は、解像度よく行なうことができる。そし
て、この上層レジストパターンをマスクとして、反応性
イオンエツチング(RI E)により中間層をエツチン
グして、上層レジストから中間層へパターンを転写する
0次に、酸素(08)をエツチングガスとして用いた反
応性イオンエツチング(RIB)により、中間層のパタ
ーンをマスクとして下層レジストをエツチングして、中
間層から下層レジストへパターンを転写する。こうして
、金属薄膜上に、基板段差や基板からの光反射に影響さ
れずに、微細なパターンを形成することができる。そし
て、この微細な下層レジストパターンをマスクとして、
反応性イオンエツチング(RI B)により金属薄膜を
エツチングして、微細な金属配線パターンを得ることが
できる。
しかし、上述のようにして、三層レジストを用いて金属
配線パターンを形成しようとすると、次のような問題が
ある。
配線パターンを形成しようとすると、次のような問題が
ある。
すなわち、第2図(a)に示すように、酸素(0□)を
エツチングガスとして用いる反応性イオンエツチング(
RIB)により、下層レジスト1のパターン形成を行な
った後に、下層レジスト1のパターン側壁に、再付着膜
2の形成が見られる。第2図(a)には、例えば金属薄
膜3がアルミニウム金属薄膜(Affillりである場
合の例を示した。
エツチングガスとして用いる反応性イオンエツチング(
RIB)により、下層レジスト1のパターン形成を行な
った後に、下層レジスト1のパターン側壁に、再付着膜
2の形成が見られる。第2図(a)には、例えば金属薄
膜3がアルミニウム金属薄膜(Affillりである場
合の例を示した。
以下、第2図に基づいて説明する。
この再付着膜2の形成は、次のように考えることができ
る。すなわち、酸素(0,)をエツチングガスとして用
いた反応性イオンエツチング(RIE)により下層レジ
スト1をエツチングする際に、オーバーエツチングの間
、基板の金属薄膜3の表面のうち、パターン開口部分は
、酸素イオン(Oo)流にさらされることになる。その
結果、金属原子〔第2図(a)の例ではアルミニウム金
属(A2)原子)がスパッタされて、下層レジスト1の
パターン側壁に、金属原子(アルミニウム金属(AN)
原子〕および酸素(0)を含む反応生成物として再付着
するものと思われる。
る。すなわち、酸素(0,)をエツチングガスとして用
いた反応性イオンエツチング(RIE)により下層レジ
スト1をエツチングする際に、オーバーエツチングの間
、基板の金属薄膜3の表面のうち、パターン開口部分は
、酸素イオン(Oo)流にさらされることになる。その
結果、金属原子〔第2図(a)の例ではアルミニウム金
属(A2)原子)がスパッタされて、下層レジスト1の
パターン側壁に、金属原子(アルミニウム金属(AN)
原子〕および酸素(0)を含む反応生成物として再付着
するものと思われる。
この再付着膜2は、除去が固辞であり、第2図(b)に
示すように、金属薄膜3の異方性の強いエツチングを行
なった場合、エツチング後に下層レジスト1を除去した
後まで、この再付着膜2は残ってしまう、第2囲い)で
は、第2図(a)と同様に、金属薄膜3をアルミニウム
金属薄Il!(Al膜)とした。
示すように、金属薄膜3の異方性の強いエツチングを行
なった場合、エツチング後に下層レジスト1を除去した
後まで、この再付着膜2は残ってしまう、第2囲い)で
は、第2図(a)と同様に、金属薄膜3をアルミニウム
金属薄Il!(Al膜)とした。
そして、金属薄[3の異方性エツチング後、下層レジス
トlの除去後も残る、この下層レジスト1のパターン側
壁の再付着膜2は、金属配線パターン8上部に突起状に
残るため、眉間絶縁膜の形成の際、空隙(ボイド)を生
じる原因となるなど、後工程に悪影響を及ぼす。
トlの除去後も残る、この下層レジスト1のパターン側
壁の再付着膜2は、金属配線パターン8上部に突起状に
残るため、眉間絶縁膜の形成の際、空隙(ボイド)を生
じる原因となるなど、後工程に悪影響を及ぼす。
以上の問題は、三層レジストを用いた場合に限らず、二
層レジストを用いた場合にも同様に生じる。
層レジストを用いた場合にも同様に生じる。
また、この問題を解決するために、下層レジスト1のパ
ターン側壁の再付着膜2を、金属薄膜3の異方性エツチ
ングに先立って、ウェットエツチングで選択的に除去す
る方法(E、K1n5bron et al、。
ターン側壁の再付着膜2を、金属薄膜3の異方性エツチ
ングに先立って、ウェットエツチングで選択的に除去す
る方法(E、K1n5bron et al、。
プロシーディング オプ エレクトロケミカルソサイア
テ4− (Proc、 EIectochem、Soc
、) 82−7.116 (1982))が提案されて
いるが、パターン寸法の制御が難しくなるという欠点が
ある。
テ4− (Proc、 EIectochem、Soc
、) 82−7.116 (1982))が提案されて
いるが、パターン寸法の制御が難しくなるという欠点が
ある。
したがって、この発明の目的は、レジストのパターン側
壁に再付着膜が形成される現象を解消して、信鯨性の高
い、金属配線パターン形成方法を提供することである。
壁に再付着膜が形成される現象を解消して、信鯨性の高
い、金属配線パターン形成方法を提供することである。
この発明の金属配線パターン形成方法は、配線用の金属
薄膜の上に、再付着性の小さい非金属の薄膜を形成し、
その後、レジストを用いてパターン形成を行なうことを
特徴とする。
薄膜の上に、再付着性の小さい非金属の薄膜を形成し、
その後、レジストを用いてパターン形成を行なうことを
特徴とする。
この発明の方法によれば、レジストと基板の金属薄膜と
の間に、非金属の薄膜が存在する。したかって、反応性
イオンエツチング(RIE)によりレジストのパターン
形成を行なう際、オーバーエツチングの間も、基板の金
属薄膜が、イオン流にさらされることはない。ゆえに、
基板の金属原子がスパッタされることはなく、これに起
因する、金属原子およびイオンを含む反応生成物のレジ
ストパターン側壁への再付着は生じない。
の間に、非金属の薄膜が存在する。したかって、反応性
イオンエツチング(RIE)によりレジストのパターン
形成を行なう際、オーバーエツチングの間も、基板の金
属薄膜が、イオン流にさらされることはない。ゆえに、
基板の金属原子がスパッタされることはなく、これに起
因する、金属原子およびイオンを含む反応生成物のレジ
ストパターン側壁への再付着は生じない。
また、非金属の薄膜として、イオンによりスパッタされ
ても、再付着しにくい材質のものを選んでいるので、こ
の非金属の38の存在は、レジストパターン側壁に再付
着膜が形成される原因とはならない。
ても、再付着しにくい材質のものを選んでいるので、こ
の非金属の38の存在は、レジストパターン側壁に再付
着膜が形成される原因とはならない。
したがって、レジストパターン側壁に再付着膜が形成さ
れる現象は解消され、信頼性の高い、金属配線パターン
形成が可能となる。
れる現象は解消され、信頼性の高い、金属配線パターン
形成が可能となる。
以下、本発明の一実施例を、第1図に基づいて説明する
。第1図(a)〜(e)は、本発明の一実施例を示す工
程順の試料の断面図である。
。第1図(a)〜(e)は、本発明の一実施例を示す工
程順の試料の断面図である。
まず、第1図(a)に示すように、半導体基板4の上に
、シリコン酸化膜(S i O,膜)5を熱酸化法ある
いは気相成長法により形成する。このシリコン酸化膜(
Stow膜)5の上に、例えば、膜厚的0.8μmのア
ルミニウム金属薄膜(/1wA)からなる金属薄膜3を
スパッタ法により被着する。
、シリコン酸化膜(S i O,膜)5を熱酸化法ある
いは気相成長法により形成する。このシリコン酸化膜(
Stow膜)5の上に、例えば、膜厚的0.8μmのア
ルミニウム金属薄膜(/1wA)からなる金属薄膜3を
スパッタ法により被着する。
次に、第1図(b)のように、この金属薄膜(AlII
I) 3の上に、プラズマCVD法により、例えば膜厚
0.1〜0.2μmのシリコン酸化膜(プラズマCVD
シリコン酸化膜)からなる非金属の薄膜6を堆積させる
9次に、第1図(C)に示すように、公知の三層レジス
ト法を用いて、下層レジス)1のパターン形成までを行
なう、ここで、下層レジスト1の膜厚は2〜3μmとし
、中間層には膜厚0、1〜0.15μmのスピン・オン
・ガラス(SOG)膜7を用いる。下層レジスト1のパ
ターン形成は、スピン・オン・ガラス(SOG)膜7を
マスクとして、酸素(08)をエツチングガスとして用
いた反応性イオンエツチング(RI E)により行なわ
れる。なお、この反応性イオンエツチング(RI E)
処理は、エネルギが約0.4〜0.6W / c−で、
1分以上の時間をかけて行われる。
I) 3の上に、プラズマCVD法により、例えば膜厚
0.1〜0.2μmのシリコン酸化膜(プラズマCVD
シリコン酸化膜)からなる非金属の薄膜6を堆積させる
9次に、第1図(C)に示すように、公知の三層レジス
ト法を用いて、下層レジス)1のパターン形成までを行
なう、ここで、下層レジスト1の膜厚は2〜3μmとし
、中間層には膜厚0、1〜0.15μmのスピン・オン
・ガラス(SOG)膜7を用いる。下層レジスト1のパ
ターン形成は、スピン・オン・ガラス(SOG)膜7を
マスクとして、酸素(08)をエツチングガスとして用
いた反応性イオンエツチング(RI E)により行なわ
れる。なお、この反応性イオンエツチング(RI E)
処理は、エネルギが約0.4〜0.6W / c−で、
1分以上の時間をかけて行われる。
この時、下層レジスト1と金属薄膜(/l膜)3の間に
、非金属の薄膜6が存在するため、オーバーエツチング
の際に、金属薄膜(Al膜)3が酸素イオン(0゛)流
にさらされることはない。
、非金属の薄膜6が存在するため、オーバーエツチング
の際に、金属薄膜(Al膜)3が酸素イオン(0゛)流
にさらされることはない。
したがって、アルミニウム金属(A2)原子がスパッタ
されることはない、また、非金属の薄膜(プラズマCV
Dシリコン酸化1f!I) 6は、酸素(0゛)イオン
によりスパッタされても、下層レジスト1のパターン側
壁に再付着膜2を形成しない。
されることはない、また、非金属の薄膜(プラズマCV
Dシリコン酸化1f!I) 6は、酸素(0゛)イオン
によりスパッタされても、下層レジスト1のパターン側
壁に再付着膜2を形成しない。
この結果、第1図に(C)に示すように、下層レジスト
1のパターン側壁には、従来の金属配線パターン形成方
法による第2図(a)に見られるような再付着膜2は形
成されない。
1のパターン側壁には、従来の金属配線パターン形成方
法による第2図(a)に見られるような再付着膜2は形
成されない。
次に、第11Z(dlに示すように、下層レジスト1の
パターンをマスクとして、フレオン系ガス(例えばCH
F3 +cz F& )をエツチングガスとして用いた
反応性イオンエンチング(RIE)により、非金属の薄
膜6の異方性エツチングを行なう。
パターンをマスクとして、フレオン系ガス(例えばCH
F3 +cz F& )をエツチングガスとして用いた
反応性イオンエンチング(RIE)により、非金属の薄
膜6の異方性エツチングを行なう。
この時、膜厚の関係からスピン・オン・ガス(SOG)
膜7も完全に除去される。そして、最後に第1図(e)
のように、下層レジストlのパターンをマスクとして、
例えばS t CIs +c ttをエツチングガスと
して用いた反応性(RIB)により、金属薄膜(Aj!
膜)3の異方性エツチングを行なった後、下層レジスト
1を除去する。第1図(d)でスピン・オン・ガラス(
SOG)膜7が完全に除去されているので、金属薄膜(
Affi膜)3のエンチングの際、下層レジスト1によ
るアルミニウム(A2)側壁保護効果が十分働き、異方
性エツチングは容易である。こうして、微細な金属<A
1.>配線パターン8を得ることができる。
膜7も完全に除去される。そして、最後に第1図(e)
のように、下層レジストlのパターンをマスクとして、
例えばS t CIs +c ttをエツチングガスと
して用いた反応性(RIB)により、金属薄膜(Aj!
膜)3の異方性エツチングを行なった後、下層レジスト
1を除去する。第1図(d)でスピン・オン・ガラス(
SOG)膜7が完全に除去されているので、金属薄膜(
Affi膜)3のエンチングの際、下層レジスト1によ
るアルミニウム(A2)側壁保護効果が十分働き、異方
性エツチングは容易である。こうして、微細な金属<A
1.>配線パターン8を得ることができる。
このように、この実施例によれば、下層レジストlのパ
ターン側壁に再付着膜2が形成される現象を解消して、
信頼性の高い三層レジストを用いた金属(Aに)配線パ
ターン形成を行なうことができる。
ターン側壁に再付着膜2が形成される現象を解消して、
信頼性の高い三層レジストを用いた金属(Aに)配線パ
ターン形成を行なうことができる。
また、本実施例では、配線用の金属111113として
、アルミニウム金属(AN)IIを選んたが、AN−3
i、AN−31−Cu、Aj!−3i −Ti、Ae−
Tiなどのアルミニウム合金膜、または、モリブデン(
Mo)、チタン(Ti)、タンタル(Ta)、タングス
テン(W)などの金属膜、もしくはこれらの金属を含む
合金膜を用いることもできる。
、アルミニウム金属(AN)IIを選んたが、AN−3
i、AN−31−Cu、Aj!−3i −Ti、Ae−
Tiなどのアルミニウム合金膜、または、モリブデン(
Mo)、チタン(Ti)、タンタル(Ta)、タングス
テン(W)などの金属膜、もしくはこれらの金属を含む
合金膜を用いることもできる。
さらに、本実施例では、再付着性の小さい非金属の薄膜
6、すなわち、酸素イオン(0゛)によりスパツクされ
ても容易に付着することのない材質の非金属のTi4膜
6として、シリコン酸化膜(プラズマCVDシリコン酸
化膜)を用いたが、この他に、光CVD法もしくはスバ
シタ法で形成したシリコン酸化膜、または、プラズマC
VD法もしくは光CVD法で形成したシリコン窒化膜、
またはスピン・オン・ガラス(SOG)膜を用いること
ができる。
6、すなわち、酸素イオン(0゛)によりスパツクされ
ても容易に付着することのない材質の非金属のTi4膜
6として、シリコン酸化膜(プラズマCVDシリコン酸
化膜)を用いたが、この他に、光CVD法もしくはスバ
シタ法で形成したシリコン酸化膜、または、プラズマC
VD法もしくは光CVD法で形成したシリコン窒化膜、
またはスピン・オン・ガラス(SOG)膜を用いること
ができる。
なお、本実施例では、三層レジストを用いた場合につい
て述べたが、二層レジストを用いた場合にも同様に適用
することができる。
て述べたが、二層レジストを用いた場合にも同様に適用
することができる。
また、単層レジストを用いた金属配線パターン形成にお
ける、酸素(0りをエツチングガスとして用いた反応性
イオンエツチング(RIE)によるエツチングに要する
エネルギーは、0.2W/cdでる。また、エツチング
に要する時間は、約30秒程度である。このように単層
レジストを用いた金属配線パターン形成においては、反
応性イオンエツチング(RIE)に要するエネルギおよ
び時間が多層レジストを用いた場合に比べて非常に少な
くてよいため、金属薄膜のオーバーエンチングの際に発
生するレジストのパターン側壁の再付着膜の形成は、か
なり少ないものである。しかし、単層レジストを用いた
場合にもレジストのパターン側壁の再付着膜の発生の可
能性がある。したがって、単層レジストを用いた金属配
線パターンの形成においても、この発明の金属配線パタ
ーン形成方法を用いることにより、上記と同様の効果が
得られる。
ける、酸素(0りをエツチングガスとして用いた反応性
イオンエツチング(RIE)によるエツチングに要する
エネルギーは、0.2W/cdでる。また、エツチング
に要する時間は、約30秒程度である。このように単層
レジストを用いた金属配線パターン形成においては、反
応性イオンエツチング(RIE)に要するエネルギおよ
び時間が多層レジストを用いた場合に比べて非常に少な
くてよいため、金属薄膜のオーバーエンチングの際に発
生するレジストのパターン側壁の再付着膜の形成は、か
なり少ないものである。しかし、単層レジストを用いた
場合にもレジストのパターン側壁の再付着膜の発生の可
能性がある。したがって、単層レジストを用いた金属配
線パターンの形成においても、この発明の金属配線パタ
ーン形成方法を用いることにより、上記と同様の効果が
得られる。
この発明の金属配線パターン形成方法は、配線用の金属
薄膜上に、再付着性の小さい非金属の薄膜を形成し、そ
の後、レジストを用いて金属配線パターンを形成するよ
うにしているので、レジストパターン側壁に再付着膜が
形成される現象が解消され、信頼性の高い、金属配線パ
ターンの形成が可能となる。
薄膜上に、再付着性の小さい非金属の薄膜を形成し、そ
の後、レジストを用いて金属配線パターンを形成するよ
うにしているので、レジストパターン側壁に再付着膜が
形成される現象が解消され、信頼性の高い、金属配線パ
ターンの形成が可能となる。
したがって、信転性の高い、微細な金属配線パターンの
形成が容易となり、大規模集積回路(LSI)の高集積
化をさらに進める上で、大きな効果をもたらすことがで
きる。
形成が容易となり、大規模集積回路(LSI)の高集積
化をさらに進める上で、大きな効果をもたらすことがで
きる。
第1図(al〜(e)はこの発明の一実施例の方法を示
す工程断面図、第2図(a)〜(b)は従来の方法を示
す工程断面図である。 l・・・レジスト、3・・・金属薄膜、6・・・非金属
の薄膜、8・・・金属配線パターン Ep併t 1−レジスト 3−金属薄膜 6− 非金Ar淘要 8−(勘」)で9−ン 第1図
す工程断面図、第2図(a)〜(b)は従来の方法を示
す工程断面図である。 l・・・レジスト、3・・・金属薄膜、6・・・非金属
の薄膜、8・・・金属配線パターン Ep併t 1−レジスト 3−金属薄膜 6− 非金Ar淘要 8−(勘」)で9−ン 第1図
Claims (1)
- 配線用の金属薄膜上に再付着性の小さい非金属の薄膜
を形成し、その後、レジストを用いてパターン形成を行
なうことを特徴とする金属配線パターン形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63083285A JPH01255247A (ja) | 1988-04-04 | 1988-04-04 | 金属配線パターン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63083285A JPH01255247A (ja) | 1988-04-04 | 1988-04-04 | 金属配線パターン形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01255247A true JPH01255247A (ja) | 1989-10-12 |
Family
ID=13798108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63083285A Pending JPH01255247A (ja) | 1988-04-04 | 1988-04-04 | 金属配線パターン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01255247A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03173430A (ja) * | 1989-12-01 | 1991-07-26 | Matsushita Electron Corp | 配線の形成方法 |
-
1988
- 1988-04-04 JP JP63083285A patent/JPH01255247A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03173430A (ja) * | 1989-12-01 | 1991-07-26 | Matsushita Electron Corp | 配線の形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1041614A1 (en) | Plasma cleaning process for openings formed in one or more low dielectric constant insulation layers over copper metallization integrated circuit structures | |
| JPH10223608A (ja) | 半導体装置の製造方法 | |
| JPH04286117A (ja) | 金層内にパターンをエッチングする方法 | |
| JP6903878B2 (ja) | 位相シフトマスクブランクおよび位相シフトマスク | |
| JP3190830B2 (ja) | 半導体装置の製造方法 | |
| JPH01255247A (ja) | 金属配線パターン形成方法 | |
| EP3571711B1 (en) | Sacrificial layer for platinum patterning | |
| JPH11145112A (ja) | パターニング方法 | |
| US6177337B1 (en) | Method of reducing metal voids in semiconductor device interconnection | |
| JPH05109673A (ja) | 半導体装置の製造方法 | |
| JPS62242337A (ja) | 多層配線用金属膜の形成方法 | |
| JPH05109702A (ja) | 半導体装置の製造方法 | |
| JPH01100946A (ja) | 半導体装置の製造方法 | |
| JP2002026020A (ja) | 半導体装置の製造方法 | |
| JPS6410096B2 (ja) | ||
| JPH0536839A (ja) | 半導体装置の製造方法 | |
| JP2002246393A (ja) | メタル配線形成方法 | |
| JPH0372087A (ja) | ドライエッチング方法 | |
| JPH05121378A (ja) | 半導体装置の製造方法 | |
| JPH0799150A (ja) | 荷電ビーム露光用透過マスクおよびその製造方法 | |
| TW202522596A (zh) | 電漿處理方法 | |
| GB2262654A (en) | Fabrication process | |
| JP2635322B2 (ja) | X線マスクの製造方法 | |
| JPH06177255A (ja) | 半導体集積回路装置の製造方法 | |
| JPH05315459A (ja) | 半導体装置の製造方法 |