JPH01256169A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01256169A JPH01256169A JP8445288A JP8445288A JPH01256169A JP H01256169 A JPH01256169 A JP H01256169A JP 8445288 A JP8445288 A JP 8445288A JP 8445288 A JP8445288 A JP 8445288A JP H01256169 A JPH01256169 A JP H01256169A
- Authority
- JP
- Japan
- Prior art keywords
- sbd
- schottky barrier
- polysilicon film
- barrier diode
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
ショットキ・バリア・ダイオードの製造方法の改良に関
し、 簡単且つ容易にＳＢＤの■、の値を制御することが可能
な半導体装置の製造方法の提供を目的とし、 シリコン基板と、該シリコン基板上の所定の領域に設け
られてなる多結晶シリコン層と、該多結晶シリコン層を
介してショットキ接触をなす金属層とを具備してなるよ
う構成する。
し、 簡単且つ容易にＳＢＤの■、の値を制御することが可能
な半導体装置の製造方法の提供を目的とし、 シリコン基板と、該シリコン基板上の所定の領域に設け
られてなる多結晶シリコン層と、該多結晶シリコン層を
介してショットキ接触をなす金属層とを具備してなるよ
う構成する。
本発明は、半導体装置の製造方法に係り、特にショット
キ・バリア・ダイオードの製造方法の改良に関するもの
である。
キ・バリア・ダイオードの製造方法の改良に関するもの
である。
設計部門の要求に応じて、バイポーラ・トランジスタの
半導体基板上に形成するショットキ・バリア・ダイオー
ド（以下、ＳＢＤと略称する）の順方向電流（以下、■
、と略称する）を変化させることが必要である。
半導体基板上に形成するショットキ・バリア・ダイオー
ド（以下、ＳＢＤと略称する）の順方向電流（以下、■
、と略称する）を変化させることが必要である。
ＶＦを変化させるには、ＳＢＤを形成する金属の種類を
変更するか或いはＳＢＤの面積を変更しなければならな
いが、金属の種類を変更するとＳＢＤの■、の値が極端
に変化するので、■、の値を中間の値にするためには、
ＳＢＤの面積を変更して所望のＶ、の値を有するＳＢＤ
を形成しなければならない。
変更するか或いはＳＢＤの面積を変更しなければならな
いが、金属の種類を変更するとＳＢＤの■、の値が極端
に変化するので、■、の値を中間の値にするためには、
ＳＢＤの面積を変更して所望のＶ、の値を有するＳＢＤ
を形成しなければならない。
しかしながら、低いＶＦを必要とする場合には、ＳＢＤ
の面積を著しく大きくしなければならないため、大集積
回路の微細化の大きな障害となっている。
の面積を著しく大きくしなければならないため、大集積
回路の微細化の大きな障害となっている。
以上のような状況からＳＢＤの金属材料を変更せず、Ｓ
ＢＤの面積を変化させずにＳＢＤの値を制御することが
可能な半導体装置の製造方法が要望されている。
ＢＤの面積を変化させずにＳＢＤの値を制御することが
可能な半導体装置の製造方法が要望されている。
従来の半導体装置の製造方法を第５図により説明する。
先ず第４図（ａ）に示すように、エビ層２３に逆電流防
止のためにガードリング２３ａを設け、エビ層２３の表
面にシリコン酸化膜２４を形成する。
止のためにガードリング２３ａを設け、エビ層２３の表
面にシリコン酸化膜２４を形成する。
次にシリコン酸化膜２４をリソグラフィー技術によりＳ
ＢＤを形成する領域に相当する部分をパターニングして
ＳＢＤ窓２４ａを形成する。
ＢＤを形成する領域に相当する部分をパターニングして
ＳＢＤ窓２４ａを形成する。
最後に第４図（Ｃ）に示すように、ＳＢＤの電極として
は通常アルミニウムが用いられているので、全表面にア
ルミニウム層を形成し、リソグラフィー技術によりパタ
ーニングしてＡＩ電極２５を形成する。
は通常アルミニウムが用いられているので、全表面にア
ルミニウム層を形成し、リソグラフィー技術によりパタ
ーニングしてＡＩ電極２５を形成する。
この場合にはＳＢＤの■、の値を小さくするためには図
示のガードリング２３ａの間隔を拡げてＳＢＤの面積を
増加させなければならない。
示のガードリング２３ａの間隔を拡げてＳＢＤの面積を
増加させなければならない。
以上説明の従来の半導体装置の製造方法においては、電
極を形成する蒸着装置等の装置に用いるＳＢＤの電極の
材料としては特定の金属材料を用いており、金属材料を
変更することは実用面で不可能のため、ＳＢＤの■、の
値を変化させるためにはＳＢＤの面積を変化させなけれ
ばならないという問題点があった。
極を形成する蒸着装置等の装置に用いるＳＢＤの電極の
材料としては特定の金属材料を用いており、金属材料を
変更することは実用面で不可能のため、ＳＢＤの■、の
値を変化させるためにはＳＢＤの面積を変化させなけれ
ばならないという問題点があった。
即ち、ＳＢＤの面積を変化させるためにはＳＢＤの周辺
のレイアウトを変更しなければならず、それに対応する
マスクを新たに設計することが必要となる。
のレイアウトを変更しなければならず、それに対応する
マスクを新たに設計することが必要となる。
本発明は以上のような状況から簡単且つ容易にＳＢＤの
■、の値を制御することが可能な半導体装置の製造方法
の提供を目的としたものである。
■、の値を制御することが可能な半導体装置の製造方法
の提供を目的としたものである。
上記問題点は、シリコン基板と、該シリコン基板上の所
定の領域に設けられてなる多結晶シリコン層と、該多結
晶シリコン層を介してショットキ接触をなす金属層とを
具備してなる本発明による半導体装置によって解決され
る。
定の領域に設けられてなる多結晶シリコン層と、該多結
晶シリコン層を介してショットキ接触をなす金属層とを
具備してなる本発明による半導体装置によって解決され
る。
即ち本発明においては、第１図（ａｌに示すように半導
体基板ｌの表面にバイポーラ・トランジスタのＳＢＤを
画定する絶縁膜２を形成し、次に第１図（ｂ）に示すよ
うに、ＳＢＤを形成するポリシリコン膜３を形成し、更
に第１図（Ｃ）に示すようにこのポリシリコン膜３の上
にＳＢＤの電極となる金属電極４を形成するので、この
ＳＢＤを形成するポリシリコン膜３の厚さを制御するだ
けで、従来の工程を変更することなく種々の■、の値を
有するＳＢＤを備えた半導体装置の製造を行うことが可
能となる。
体基板ｌの表面にバイポーラ・トランジスタのＳＢＤを
画定する絶縁膜２を形成し、次に第１図（ｂ）に示すよ
うに、ＳＢＤを形成するポリシリコン膜３を形成し、更
に第１図（Ｃ）に示すようにこのポリシリコン膜３の上
にＳＢＤの電極となる金属電極４を形成するので、この
ＳＢＤを形成するポリシリコン膜３の厚さを制御するだ
けで、従来の工程を変更することなく種々の■、の値を
有するＳＢＤを備えた半導体装置の製造を行うことが可
能となる。
以下本発明の半導体基板がＰ型の一実施例の場合につい
て第２図により説明する。
て第２図により説明する。
先ず第２図（ａ）に示すようにＰ型の半導体基板１１の
表面に高濃度の不純物を有するＮ型の埋没１１２を形成
し、その上にエピタキシャル成長を行って比抵抗値が０
．５Ωｃｎ＋で膜厚が２μｍのＮ型のエビ層１３を形成
する。
表面に高濃度の不純物を有するＮ型の埋没１１２を形成
し、その上にエピタキシャル成長を行って比抵抗値が０
．５Ωｃｎ＋で膜厚が２μｍのＮ型のエビ層１３を形成
する。
次に第２図（ｂ）に示すように、このエビ層１３の表面
にガードリング１３ａを設け、ついでシリコン酸化膜を
全面に形成し、リソグラフィー技術によりＳＢＤを形成
する領域に相当するシリコン酸化膜１４をバターニング
して形成する。
にガードリング１３ａを設け、ついでシリコン酸化膜を
全面に形成し、リソグラフィー技術によりＳＢＤを形成
する領域に相当するシリコン酸化膜１４をバターニング
して形成する。
その後第２図ｆＣ）に示すように、膜厚１，０００人の
ポリシリコン膜を全面に形成し、リソグラフィー技術に
よりバターニングしてＳＢＤ上のポリシリコン膜１５を
形成する。
ポリシリコン膜を全面に形成し、リソグラフィー技術に
よりバターニングしてＳＢＤ上のポリシリコン膜１５を
形成する。
このポリシリコン膜１５の膜厚は要求される５ＢＤＯ値
に対応して調節する。
に対応して調節する。
最後に第２図（ｄｌに示すように、絶縁膜、例えばＣＶ
Ｄシリコン酸化膜１６を形成してＳＢＤの領域をバター
ニングしてコンタクトホールを形成し、通常のＳＢＤの
電極として用いる金属、例えばアルミニウムの膜を全面
に形成し、リソグラフィー技術により必要な部分にＳＢ
ＤのＡＩ電極１７を形成してＳＢＤの製造が完了する。
Ｄシリコン酸化膜１６を形成してＳＢＤの領域をバター
ニングしてコンタクトホールを形成し、通常のＳＢＤの
電極として用いる金属、例えばアルミニウムの膜を全面
に形成し、リソグラフィー技術により必要な部分にＳＢ
ＤのＡＩ電極１７を形成してＳＢＤの製造が完了する。
このようにＳＢＤ領域のポリシリコン膜１５の膜厚を調
節することにより、ＳＢＤのＶ、の値を制御することが
可能となる。
節することにより、ＳＢＤのＶ、の値を制御することが
可能となる。
ポリシリコンｌｌ莫１５の厚さが１ 、０００人と２．
０００人の場合の順方向電流■、と順方向電圧■、との
関係は次に記載する表の通りとなり、対数ｌｏｇ Ｉ
、対■１のグラフは第３図に示すように略平行となり、
このグラフからポリシリコン膜１５の厚さを制御するこ
とにより、所望のＶＦを得ることが可能となる。
０００人の場合の順方向電流■、と順方向電圧■、との
関係は次に記載する表の通りとなり、対数ｌｏｇ Ｉ
、対■１のグラフは第３図に示すように略平行となり、
このグラフからポリシリコン膜１５の厚さを制御するこ
とにより、所望のＶＦを得ることが可能となる。
順方向電流値表
〔発明の効果〕
以上の説明から明らかなように本発明によれば、マスク
の変更を行うことなく、ＳＢＤの値の制御をＳＢＤを形
成するポリシリコン膜の厚さを調節することにより行う
ことが可能となる利点があり、著しい経済的及び、信頼
性向上の効果が期待でき工業的には極めて有用なもので
ある。
の変更を行うことなく、ＳＢＤの値の制御をＳＢＤを形
成するポリシリコン膜の厚さを調節することにより行う
ことが可能となる利点があり、著しい経済的及び、信頼
性向上の効果が期待でき工業的には極めて有用なもので
ある。
第１図は本発明のＳ Ｂ Ｄ ８１域の形成を工程順に
示す原理図、 第２図は本発明による一実施例を工程順に示す側断面図
、 第３図は順方向電流値の対数値と順方向電圧値との関係
を示すグラフ、 第４図は従来の半導体装置の製造方法を工程順に示す側
断面図、 である。 図において、 １は半導体基板、 ２は絶縁膜、 ３はポリシリコン膜、 ４は金属電極、 １１は半導体基板、 １２は埋没層、 １３はエビ層、 １３ａはガードリング、 １４はシリコン酸化膜、 １５はポリシリコン膜、 １６はＣＶＤシリコン酸化膜、 １７はＡｌ電極、 を示す。 本発明の５ＢＤｉＪｉ域の形成を工程順に示す原理図第
１ 図 ＋ａ＋ 埋没層（１２）及びエビＦｉ （１３） ノ
形成ｆｂｌ ンリコン窒化膜（１４）の形成本発明に
よる一実施例を工程順に示す側断面図＋Ｃ１ボリンリコ
ン膜（１５）の形成 ｆｄｌ ＣＶＤンｌＪ＝＋ン５１化ｖＡ（１６）及ヒ
＋ｕｍｉ（１７）ノア［［本発明による一実施例を工程
順に示す側断面図第２図
示す原理図、 第２図は本発明による一実施例を工程順に示す側断面図
、 第３図は順方向電流値の対数値と順方向電圧値との関係
を示すグラフ、 第４図は従来の半導体装置の製造方法を工程順に示す側
断面図、 である。 図において、 １は半導体基板、 ２は絶縁膜、 ３はポリシリコン膜、 ４は金属電極、 １１は半導体基板、 １２は埋没層、 １３はエビ層、 １３ａはガードリング、 １４はシリコン酸化膜、 １５はポリシリコン膜、 １６はＣＶＤシリコン酸化膜、 １７はＡｌ電極、 を示す。 本発明の５ＢＤｉＪｉ域の形成を工程順に示す原理図第
１ 図 ＋ａ＋ 埋没層（１２）及びエビＦｉ （１３） ノ
形成ｆｂｌ ンリコン窒化膜（１４）の形成本発明に
よる一実施例を工程順に示す側断面図＋Ｃ１ボリンリコ
ン膜（１５）の形成 ｆｄｌ ＣＶＤンｌＪ＝＋ン５１化ｖＡ（１６）及ヒ
＋ｕｍｉ（１７）ノア［［本発明による一実施例を工程
順に示す側断面図第２図
Claims (2)
- （１）シリコン基板と、 該シリコン基板上の所定の領域に設けられてなる多結晶
シリコン層と、 該多結晶シリコン層を介してショットキ接触をなす金属
層と、 を具備してなることを特徴とする半導体装置。 - （２）シリコン基板と、 該シリコン基板上の複数の領域に設けられてなる多結晶
シリコン層と、 該複数の領域の各々において、該多結晶シリコン層を介
してショットキ接触をなす金属層とを具備し、 該多結晶シリコン層は、該複数の領域において異なる膜
厚を有することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8445288A JPH01256169A (ja) | 1988-04-05 | 1988-04-05 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8445288A JPH01256169A (ja) | 1988-04-05 | 1988-04-05 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01256169A true JPH01256169A (ja) | 1989-10-12 |
Family
ID=13831012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8445288A Pending JPH01256169A (ja) | 1988-04-05 | 1988-04-05 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01256169A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006245237A (ja) * | 2005-03-02 | 2006-09-14 | Matsushita Electric Ind Co Ltd | ショットキバリアダイオードおよびその製造方法 |
-
1988
- 1988-04-05 JP JP8445288A patent/JPH01256169A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006245237A (ja) * | 2005-03-02 | 2006-09-14 | Matsushita Electric Ind Co Ltd | ショットキバリアダイオードおよびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0057135A2 (en) | Low resistance Schottky diode on polysilicon/metal-silicide | |
| JPH01256169A (ja) | 半導体装置 | |
| US4837608A (en) | Double gate static induction thyristor and method for manufacturing the same | |
| JPH01209766A (ja) | 縦型電界効果トランジスタ及びその製造方法 | |
| JPS62229880A (ja) | 半導体装置及びその製造方法 | |
| JPS605068B2 (ja) | Ｍｏｓ形半導体装置 | |
| JP2004172513A (ja) | ショットキーバリアダイオードおよびその製造方法 | |
| JPH0134356Y2 (ja) | ||
| JPH0283920A (ja) | 半導体装置の製造方法 | |
| JPH04765A (ja) | 半導体装置の製造方法 | |
| JPS61140133A (ja) | 半導体装置の製造方法 | |
| JPS60152051A (ja) | 半導体装置の製造方法 | |
| JPH04365378A (ja) | 半導体集積回路 | |
| JPS60175451A (ja) | 半導体装置の製造方法 | |
| JP2002033326A (ja) | 半導体装置及びその製造方法 | |
| JP2003282864A (ja) | ショットキーバリアダイオードの製造方法 | |
| JP3137774B2 (ja) | 半導体装置およびその製造方法 | |
| JPS61121361A (ja) | 半導体装置の製造方法 | |
| JPS62193280A (ja) | シヨツトキ−バリアダイオ−ド | |
| JPH03276762A (ja) | ショットキバリア半導体装置 | |
| JPS5931860B2 (ja) | 半導体装置 | |
| JPH07326757A (ja) | 薄膜半導体素子 | |
| JPS59138362A (ja) | 半導体装置 | |
| JPS60170268A (ja) | シヨツトキ−バリアダイオ−ド | |
| JPH058952U (ja) | シヨツトキバリアダイオード |