JPH04765A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04765A JPH04765A JP10092890A JP10092890A JPH04765A JP H04765 A JPH04765 A JP H04765A JP 10092890 A JP10092890 A JP 10092890A JP 10092890 A JP10092890 A JP 10092890A JP H04765 A JPH04765 A JP H04765A
- Authority
- JP
- Japan
- Prior art keywords
- tungsten
- layer
- electrode
- contact
- contact layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概 要］
半導体装置の製造方法、特にバイポーラ型半導体装置に
形成されるショットキーバリアダイオードの正方向立上
がり電圧を向上させるＳＢＤ電極の形成方法に関し、 シリコンの吸上げによる接合破壊を生ぜずに低いコンタ
クト抵抗が確保され、且つ高いＶ ＦＳＩＩＤを有する
ＳＢＤの形成が可能な電極配線の形成方法を提供するこ
とを目的とし、 半導体装置の製造方法において、ｎ型半導体基体上の所
定の領域に、ソースガスとして６弗化タングステンを用
い、還元ガスにモノシランを用いて、タングステン、若
しくはシリコンを含んだタングステンよりなるコンタク
ト層を形成する工程を含むｎ型半導体基体上の絶縁膜に
電極コンタクト窓を形成した後、該電極コンタクト窓の
内面を含む該絶縁膜上にタングステン若しくはシリコン
を含んだタングステンよりなるコンタクト層を堆積し、
次いで、該コンタクト層上に窒化チタンよりなるバリア
層を堆積し、次いで、該バリア層上にアルミニウム若し
くはアルミニウムを主成分とする合金よりなる電極配線
層を堆積し、次いで、該電極配線層、該バリア層及び該
コンタクト層を一括パターニングしてショットキーダイ
オード電極を形成する工程を有する構成、若しくは、前
記タングステン若しくはシリコンを含んだタングステン
層よりなるコンタクト層の堆積を、ソースガスに６弗化
タングステンを用い、且つ還元ガスにモノシランを用い
た化学気相成長により行う構成、及び前記ショットキー
ダイオード電極によるショットキーバリアダイオードの
正方向立ち上がり電圧を制御するために、前記タングス
テン若しくはシリコンを含んだタングステンよりなるコ
ンタクト層の化学気相成長に際し、該６弗化タングステ
ンと該モノシランの混合比を、流量比で５：１乃至１：
１の範囲に制御する構成を有する。
形成されるショットキーバリアダイオードの正方向立上
がり電圧を向上させるＳＢＤ電極の形成方法に関し、 シリコンの吸上げによる接合破壊を生ぜずに低いコンタ
クト抵抗が確保され、且つ高いＶ ＦＳＩＩＤを有する
ＳＢＤの形成が可能な電極配線の形成方法を提供するこ
とを目的とし、 半導体装置の製造方法において、ｎ型半導体基体上の所
定の領域に、ソースガスとして６弗化タングステンを用
い、還元ガスにモノシランを用いて、タングステン、若
しくはシリコンを含んだタングステンよりなるコンタク
ト層を形成する工程を含むｎ型半導体基体上の絶縁膜に
電極コンタクト窓を形成した後、該電極コンタクト窓の
内面を含む該絶縁膜上にタングステン若しくはシリコン
を含んだタングステンよりなるコンタクト層を堆積し、
次いで、該コンタクト層上に窒化チタンよりなるバリア
層を堆積し、次いで、該バリア層上にアルミニウム若し
くはアルミニウムを主成分とする合金よりなる電極配線
層を堆積し、次いで、該電極配線層、該バリア層及び該
コンタクト層を一括パターニングしてショットキーダイ
オード電極を形成する工程を有する構成、若しくは、前
記タングステン若しくはシリコンを含んだタングステン
層よりなるコンタクト層の堆積を、ソースガスに６弗化
タングステンを用い、且つ還元ガスにモノシランを用い
た化学気相成長により行う構成、及び前記ショットキー
ダイオード電極によるショットキーバリアダイオードの
正方向立ち上がり電圧を制御するために、前記タングス
テン若しくはシリコンを含んだタングステンよりなるコ
ンタクト層の化学気相成長に際し、該６弗化タングステ
ンと該モノシランの混合比を、流量比で５：１乃至１：
１の範囲に制御する構成を有する。
本発明は半導体装置の製造方法、特にバイポーラ型半導
体装置に形成されるショットキーバリアダイオード（Ｓ
ＢＤ）の正方向立上がり電圧（Ｖｒｓｌｌｔ＋）を向上
させるＳＢＤ電極の形成方法に関する。
体装置に形成されるショットキーバリアダイオード（Ｓ
ＢＤ）の正方向立上がり電圧（Ｖｒｓｌｌｔ＋）を向上
させるＳＢＤ電極の形成方法に関する。
ＴＴＬ等のバイポーラ型論理回路においては、ベース−
コレクタ間をＳＢＤでクランプして、動作中ベース及び
コレクタにキャリアが蓄積されるのを防止し、これによ
ってスイッチング動作を高速化したバイポーラトランジ
スタを用いて、論理出力の高速化が図られる。
コレクタ間をＳＢＤでクランプして、動作中ベース及び
コレクタにキャリアが蓄積されるのを防止し、これによ
ってスイッチング動作を高速化したバイポーラトランジ
スタを用いて、論理出力の高速化が図られる。
このようにバイポーラトランジスタに具備せしめられる
ＳＢＤの電極は、バイポーラトランジスタの配線と同一
材料により同時に形成されるのが望ましい。一方、近時
、高集積化のためにエミッタ接合等は極端に浅くなって
きており、シリコンの吸い上げによる接合破壊の発生を
防止するために、シリコンのバリア層を備えたアルミニ
ウム配線が用いられるようになっている。
ＳＢＤの電極は、バイポーラトランジスタの配線と同一
材料により同時に形成されるのが望ましい。一方、近時
、高集積化のためにエミッタ接合等は極端に浅くなって
きており、シリコンの吸い上げによる接合破壊の発生を
防止するために、シリコンのバリア層を備えたアルミニ
ウム配線が用いられるようになっている。
そのため、上記バリア層を有するアルミニウム配線と同
一電極構造を有し、しかも高いＶ ＦＳＩＩＤを有する
ＳＢＤの形成技術が望まれている。
一電極構造を有し、しかも高いＶ ＦＳＩＩＤを有する
ＳＢＤの形成技術が望まれている。
近年、高集積化されたバイポーラ型半導体装置には、タ
ングステン（Ｗ）からなるコンタクト層、窒化チタン（
ＴｉＮ）からなるバリア層、アルミニウム（Ａｆ）から
なる電極配線層が下層から順次積層されてなるＡ １
／ Ｔ ｉ Ｎ ／ Ｗ配線が、低コンタクト抵抗を有
し、且つシリコンのバリア層を備えた配線として多く用
いられる。
ングステン（Ｗ）からなるコンタクト層、窒化チタン（
ＴｉＮ）からなるバリア層、アルミニウム（Ａｆ）から
なる電極配線層が下層から順次積層されてなるＡ １
／ Ｔ ｉ Ｎ ／ Ｗ配線が、低コンタクト抵抗を有
し、且つシリコンのバリア層を備えた配線として多く用
いられる。
しかし、上記配線と同一の層構造を有するＡｆｆｉ／Ｔ
ｉＮ／Ｗ電極をＳＢＤ電極に用いてｎ型半導体基体上に
形成されるＳＢＤにおいては、第合図のカーブ（Ａ）に
示すように、その正方向の立上がり電圧（ＶＦ３［ＩＤ
）が、所望の値３００ｍ Ｖ近傍よりも大幅に低い値に
なる。
ｉＮ／Ｗ電極をＳＢＤ電極に用いてｎ型半導体基体上に
形成されるＳＢＤにおいては、第合図のカーブ（Ａ）に
示すように、その正方向の立上がり電圧（ＶＦ３［ＩＤ
）が、所望の値３００ｍ Ｖ近傍よりも大幅に低い値に
なる。
そこで、ｎ型半導体基体上にＳＢＤを具備する従来のバ
イポーラ型半導体装置においては、接合破壊を生ぜしめ
ないように１００人程程度薄く形成したＡｆ層をコンタ
クト層として低コンタクト抵抗を確保したＡ Ｅ ／
Ｔ ｉ Ｎ ／ Ａ ｅ構造の電極配線を用い、これを
ＳＢＤのＳＢＤ電極に用いることによって、第３図に示
すように、１００μｍ２以下のコンタクト面積において
３００ｍＶ以上のＶＦＳＢＤＯ値が確保されていた。
イポーラ型半導体装置においては、接合破壊を生ぜしめ
ないように１００人程程度薄く形成したＡｆ層をコンタ
クト層として低コンタクト抵抗を確保したＡ Ｅ ／
Ｔ ｉ Ｎ ／ Ａ ｅ構造の電極配線を用い、これを
ＳＢＤのＳＢＤ電極に用いることによって、第３図に示
すように、１００μｍ２以下のコンタクト面積において
３００ｍＶ以上のＶＦＳＢＤＯ値が確保されていた。
〔発明が解決しようとする課Ｂ］
しかし上記のようにＡ ｌ ／ Ｔ ｉ Ｎ ／ Ａ
ｌ電極配線を各機能領域に接続する配線に用いる従来の
バイポーラ型半導体装置においては、エミッタ等の浅い
接合の接合破壊を防止するためにＡ！コンタクト層の厚
さは前記のように１００Å以下程度に制限されるので、
配線形成が終わった後に絶縁膜の形成工程等で熱処理が
行われた時、シリコン（Ｓｉ）とＡｆの合金化によって
コンタクト部における。１！コンタクト層は部分的に消
滅して縞状になり、そのために配線のコンタクト抵抗が
増大して動作速度の低下等の性能劣化を生ずるという問
題があった。
ｌ電極配線を各機能領域に接続する配線に用いる従来の
バイポーラ型半導体装置においては、エミッタ等の浅い
接合の接合破壊を防止するためにＡ！コンタクト層の厚
さは前記のように１００Å以下程度に制限されるので、
配線形成が終わった後に絶縁膜の形成工程等で熱処理が
行われた時、シリコン（Ｓｉ）とＡｆの合金化によって
コンタクト部における。１！コンタクト層は部分的に消
滅して縞状になり、そのために配線のコンタクト抵抗が
増大して動作速度の低下等の性能劣化を生ずるという問
題があった。
そこで本発明は、シリコンの吸上げによる接合破壊を生
ぜずに低いコンタクト抵抗が確保され、且つｎ型半導体
基体上で高いＶＦＳＢＤを有するＳＢＤの形成が可能な
電極配線の形成方法を提供することを目的とする。
ぜずに低いコンタクト抵抗が確保され、且つｎ型半導体
基体上で高いＶＦＳＢＤを有するＳＢＤの形成が可能な
電極配線の形成方法を提供することを目的とする。
［課題を解決するための手段］
上記課題は、ｎ型半導体基体上の所定の領域に、ソース
ガスとして６弗化タングステンを用い、還元ガスにモノ
シランを用いて、タングステン、若しくはシリコンを含
んだタングステンよりなるコンタクト層を形成する工程
を含む本発明による半導体装置の製造方法、及び、ｎ型
半導体基体上の絶縁膜に電極コンタクト窓を形成した後
、該電極コンタクト窓の内面を含む該絶縁膜上にタング
ステン若しくはシリコンを含んだタングステンよりなる
コンタクト層を堆積し、次いで、該コンタクト層上に窒
化チタンよりなるバリア層を堆積し、次いで、該バリア
層上にアルミニウム若しくはアルミニウムを主成分とす
る合金よりなる電極配線層を堆積し、次いで、該電極配
線層、該ノーリア層及び該コンタクト層を一括パターニ
ングしてショットキーダイオード電極を形成する工程を
有する半導体装置の製造方法において、前記タングステ
ン若しくはシリコンを含んだタングステン層よりなるコ
ンタクト層の堆積を、ソースガスに６弗化タングステン
を用い、且つ還元ガスにモノシランを用いた化学気相成
長により行う本発明による半導体装置の製造方法、及び
、前記ショットキーダイオード電極によるショントキー
ハリアダイオードの正方向立ち上がり電圧を制御するた
めに、上記方法における前記タングステン若しくはシリ
コンを含んだタングステンよりなるコンタクト層の化学
気相成長に際し、該６弗化タングステンと該モノシラン
の混合比を、流量比で５：１乃至１：１の範囲に制御す
る本発明による半導体装置の製造方法によって解決され
る。
ガスとして６弗化タングステンを用い、還元ガスにモノ
シランを用いて、タングステン、若しくはシリコンを含
んだタングステンよりなるコンタクト層を形成する工程
を含む本発明による半導体装置の製造方法、及び、ｎ型
半導体基体上の絶縁膜に電極コンタクト窓を形成した後
、該電極コンタクト窓の内面を含む該絶縁膜上にタング
ステン若しくはシリコンを含んだタングステンよりなる
コンタクト層を堆積し、次いで、該コンタクト層上に窒
化チタンよりなるバリア層を堆積し、次いで、該バリア
層上にアルミニウム若しくはアルミニウムを主成分とす
る合金よりなる電極配線層を堆積し、次いで、該電極配
線層、該ノーリア層及び該コンタクト層を一括パターニ
ングしてショットキーダイオード電極を形成する工程を
有する半導体装置の製造方法において、前記タングステ
ン若しくはシリコンを含んだタングステン層よりなるコ
ンタクト層の堆積を、ソースガスに６弗化タングステン
を用い、且つ還元ガスにモノシランを用いた化学気相成
長により行う本発明による半導体装置の製造方法、及び
、前記ショットキーダイオード電極によるショントキー
ハリアダイオードの正方向立ち上がり電圧を制御するた
めに、上記方法における前記タングステン若しくはシリ
コンを含んだタングステンよりなるコンタクト層の化学
気相成長に際し、該６弗化タングステンと該モノシラン
の混合比を、流量比で５：１乃至１：１の範囲に制御す
る本発明による半導体装置の製造方法によって解決され
る。
本発明者の実験によると、タングステン（Ｗ）若しくは
シリコン（Ｓｉ）を含んだＷ層の化学気相成長において
、成長ガスとしてソースガスである６弗化タングステン
（ＷＦ６）と還元ガスであるモノシラン（ＳｉＨ２）の
混合ガスを用いた際には、従来の還元ガスに水素（Ｈ２
）を用いた場合に比べて、ｎ型Ｓｉ基体に対して高いＶ
ＦＳ。を有するショットキ接合が形成でき、且つＷＦ６
とＳ ｉ Ｈ４の混合流量比（Ｗ Ｆ ６／ Ｓ ｔ
Ｈａ ）を５乃至１まで減少させることによって、それ
ぞれの混合比において堆積されるＷ若しくはＳｉを含ん
だＷ層とｎ型Ｓｉ基体との界面に形成されるショットキ
接合の正方向の立上がり電圧Ｖ ＦＳ［ｌＤは、接合面
積（Ｓ）＝２５６μｍ２、電流（ＩＦ ） ＝１０μＡ
において、２３０〜３３０ｍＶ程度まで上昇する。なお
この値を通常用いられる１０μｍ２程度のコンタクト窓
に換算すると２８０ｍＶから３３０ｍＶ程度の値になる
ことが確認されている。
シリコン（Ｓｉ）を含んだＷ層の化学気相成長において
、成長ガスとしてソースガスである６弗化タングステン
（ＷＦ６）と還元ガスであるモノシラン（ＳｉＨ２）の
混合ガスを用いた際には、従来の還元ガスに水素（Ｈ２
）を用いた場合に比べて、ｎ型Ｓｉ基体に対して高いＶ
ＦＳ。を有するショットキ接合が形成でき、且つＷＦ６
とＳ ｉ Ｈ４の混合流量比（Ｗ Ｆ ６／ Ｓ ｔ
Ｈａ ）を５乃至１まで減少させることによって、それ
ぞれの混合比において堆積されるＷ若しくはＳｉを含ん
だＷ層とｎ型Ｓｉ基体との界面に形成されるショットキ
接合の正方向の立上がり電圧Ｖ ＦＳ［ｌＤは、接合面
積（Ｓ）＝２５６μｍ２、電流（ＩＦ ） ＝１０μＡ
において、２３０〜３３０ｍＶ程度まで上昇する。なお
この値を通常用いられる１０μｍ２程度のコンタクト窓
に換算すると２８０ｍＶから３３０ｍＶ程度の値になる
ことが確認されている。
このことは、成長面の表面状態、反応速度等によって、
Ｗ或いはＳｉを含んだＷ層と下地Ｓｉとの界面に形成さ
れるショットキバリアのバリアハイドが変化するためと
考えられる。
Ｗ或いはＳｉを含んだＷ層と下地Ｓｉとの界面に形成さ
れるショットキバリアのバリアハイドが変化するためと
考えられる。
本発明は、配線形成後の熱処理においてＳｉと反応を起
こし難く、そのため低コンタクト抵抗が得られる化学気
相成長によるＷ若しくはＳｉを含んだＷ層をコンタクト
層に用い、且つこれに上記実験結果を適用して、高集積
化されるバイポーラ型半導体装置において、通常用いら
れる１０μｍ２程度の電極コンタクト窓において、ｎ型
半導体基体上に実用に耐え得る２８０ｍＶから３３０ｍ
Ｖ程度のＶ ＦＳＩＩＤを有するＳＢＤを構成すること
を可能にしたものである。
こし難く、そのため低コンタクト抵抗が得られる化学気
相成長によるＷ若しくはＳｉを含んだＷ層をコンタクト
層に用い、且つこれに上記実験結果を適用して、高集積
化されるバイポーラ型半導体装置において、通常用いら
れる１０μｍ２程度の電極コンタクト窓において、ｎ型
半導体基体上に実用に耐え得る２８０ｍＶから３３０ｍ
Ｖ程度のＶ ＦＳＩＩＤを有するＳＢＤを構成すること
を可能にしたものである。
以下本発明を、第１図（ａ）〜（ｆｌに示す工程断面図
を参照し一実施例について具体的に説明する。
を参照し一実施例について具体的に説明する。
第１図（ａ）参照
本発明の方法によりＳＢＤを具備したバイポーラ型半導
体装置を製造するに際しては、例えば比抵抗１０〜３０
ΩΩ程度のｐ型Ｓｉ基板１面に、鎖線で仮に示す第１の
レジストパターンＲ４をマスクにしてアンチモン（ｓｂ
” ）を加速エネルギー５０ＫｅＶドーズ量５ ＸＩＯ
”ｃｍ−”程度の条件でイオン注入し、レジストパター
ンＲ，を除去した後、活性化アニール処理を行って、コ
レクタの引出し電極となるｎ゛型型紙抵抗埋没１ｉ２Ａ
形成する。
体装置を製造するに際しては、例えば比抵抗１０〜３０
ΩΩ程度のｐ型Ｓｉ基板１面に、鎖線で仮に示す第１の
レジストパターンＲ４をマスクにしてアンチモン（ｓｂ
” ）を加速エネルギー５０ＫｅＶドーズ量５ ＸＩＯ
”ｃｍ−”程度の条件でイオン注入し、レジストパター
ンＲ，を除去した後、活性化アニール処理を行って、コ
レクタの引出し電極となるｎ゛型型紙抵抗埋没１ｉ２Ａ
形成する。
第１図（ｂ）参照
次いで、上記基板上に比抵抗０．５〜１ΩＣｍ、厚さ１
０μｍ程度のコレクタ層となるｎ型エピタキシャルＳｉ
層２Ｂを形成する。
０μｍ程度のコレクタ層となるｎ型エピタキシャルＳｉ
層２Ｂを形成する。
第１図（Ｃ）参照
次いで、上記エピタキシャルＳｉ層２Ｂに、鎖線で仮に
示す第２のレジストパターンＲ２をマスクにして＠（Ｐ
” ）を加速エネルギー７０ＫｅＶ、ドーズ量４ ＸＩ
Ｏ”ｃｍ−２程度の条件でイオン注入し、レジストパタ
ーンＲ２を除去した後、活性化アニール処理を行ってコ
レクタコンタクト層となるｎ、゛型低抵抗引出し層２Ｃ
を形成する。
示す第２のレジストパターンＲ２をマスクにして＠（Ｐ
” ）を加速エネルギー７０ＫｅＶ、ドーズ量４ ＸＩ
Ｏ”ｃｍ−２程度の条件でイオン注入し、レジストパタ
ーンＲ２を除去した後、活性化アニール処理を行ってコ
レクタコンタクト層となるｎ、゛型低抵抗引出し層２Ｃ
を形成する。
第１図（ｄ）参照
次いで、ｎ型エピタキシャルＳｉ層２Ｂの図示されない
領域に、例えばレジストパターンをマスクにした選択的
なイオン注入及び活性化アニール処理により図示されな
いｐ型ベース領域を形成し、ｐ型ベース領域内に図示さ
れないｎ°型エミッタ領域を形成した後、この基板上に
化学気相成長法により厚さ５０００λ程度の絶縁膜例え
ば二酸化シリコン（ＳｉＯ□）膜３を形成し、次いで通
常のフォトリソグラフィによりこの５ｉｎ２膜３にｎ型
エピタキシャルＳｉ層２Ｂの一部を表出する電極コンタ
クト窓４Ａ、前記低抵抗引出し層２Ｃを表出する電極コ
ンタクト窓４Ｂ及び図示しない領域のエミッタ領域及び
ベース領域を表出する電極コンタクト窓を形成する。
領域に、例えばレジストパターンをマスクにした選択的
なイオン注入及び活性化アニール処理により図示されな
いｐ型ベース領域を形成し、ｐ型ベース領域内に図示さ
れないｎ°型エミッタ領域を形成した後、この基板上に
化学気相成長法により厚さ５０００λ程度の絶縁膜例え
ば二酸化シリコン（ＳｉＯ□）膜３を形成し、次いで通
常のフォトリソグラフィによりこの５ｉｎ２膜３にｎ型
エピタキシャルＳｉ層２Ｂの一部を表出する電極コンタ
クト窓４Ａ、前記低抵抗引出し層２Ｃを表出する電極コ
ンタクト窓４Ｂ及び図示しない領域のエミッタ領域及び
ベース領域を表出する電極コンタクト窓を形成する。
第１図（ｅ）参照
次いで、上記コンタクト窓４Ａ、４Ｂ他の内面を含むＳ
ｉＯ□膜３上に、コンタクト層となるＷ層を、例えばＷ
Ｆ ｂ ／ Ｓ ｉ Ｈａ ＝ ２ ／ １の成長ガ
スを用い、２５０〜３００ ”Ｃの温度で厚さ１０００
人程度０Ｗ層５Ａを減圧気相成長する。なおこのＷ層は
ＳｉＨ４の混合比率が高くなると、Ｓｉを固溶度に達し
ない程度の微量に含んだＷ層となる。
ｉＯ□膜３上に、コンタクト層となるＷ層を、例えばＷ
Ｆ ｂ ／ Ｓ ｉ Ｈａ ＝ ２ ／ １の成長ガ
スを用い、２５０〜３００ ”Ｃの温度で厚さ１０００
人程度０Ｗ層５Ａを減圧気相成長する。なおこのＷ層は
ＳｉＨ４の混合比率が高くなると、Ｓｉを固溶度に達し
ない程度の微量に含んだＷ層となる。
次いで上記Ｗ層５Ａ上にＰＶＤ法例えばスパッタリング
法によりＳｉのバリア層となる厚さ１０００人程度０Ｗ
ｉＮ層５Ｂを堆積し、次いで上記ＴｉＮ層５Ｂ上にＰＶ
Ｄ法例えばスパッタリング法により電極配線層となる１
μｍ程度の厚さのＡｉ層５Ｃ（Ａｌを主成分とするＡ１
合金層でもよい）を堆積する。
法によりＳｉのバリア層となる厚さ１０００人程度０Ｗ
ｉＮ層５Ｂを堆積し、次いで上記ＴｉＮ層５Ｂ上にＰＶ
Ｄ法例えばスパッタリング法により電極配線層となる１
μｍ程度の厚さのＡｉ層５Ｃ（Ａｌを主成分とするＡ１
合金層でもよい）を堆積する。
第１図（ｆ）参照
次いで、図示しない第３のレジストパターンをマスクに
して通常通り例えば塩素系のガスによるリアクティブイ
オンエツチング処理により上記Ａ１層５Ｃ，，Ｔ ｉ
Ｎｊｉ５Ｂ、 Ｗ層５Ａを一部パターニングしてＡ ｌ
／ Ｔ ｉ Ｎ ／ Ｗ構造を有するＳＢＤ電極５、
コレクタ電極６、図示しない領域のベース電極及びエミ
ッタ電極等を形成し、以後、図示しない被覆絶縁膜の形
成等がなされて、本発明の方法によるＳＢＤを具備した
バイポーラ型半導体装置は完成する。
して通常通り例えば塩素系のガスによるリアクティブイ
オンエツチング処理により上記Ａ１層５Ｃ，，Ｔ ｉ
Ｎｊｉ５Ｂ、 Ｗ層５Ａを一部パターニングしてＡ ｌ
／ Ｔ ｉ Ｎ ／ Ｗ構造を有するＳＢＤ電極５、
コレクタ電極６、図示しない領域のベース電極及びエミ
ッタ電極等を形成し、以後、図示しない被覆絶縁膜の形
成等がなされて、本発明の方法によるＳＢＤを具備した
バイポーラ型半導体装置は完成する。
以上実施例に示したように本発明の方法により、形成さ
れる電極配線においては、比較的厚く低比抵抗を有する
Ｗ層がコンタクト層として用いられ、且つこのＷ層が絶
縁膜の気相成長温度程度の比較的低温の熱処理ではＳｉ
と合金化し難いために、半導体装置完成後にも上記低抵
抗のＷ層がほぼそのままの厚さでＳｉ基体上に残留する
。従って、エミッタ、ベース、コレクタ等のＳｉ基体に
対して低コンタクト抵抗を有する良好な電気的接続を得
ることがでいる。
れる電極配線においては、比較的厚く低比抵抗を有する
Ｗ層がコンタクト層として用いられ、且つこのＷ層が絶
縁膜の気相成長温度程度の比較的低温の熱処理ではＳｉ
と合金化し難いために、半導体装置完成後にも上記低抵
抗のＷ層がほぼそのままの厚さでＳｉ基体上に残留する
。従って、エミッタ、ベース、コレクタ等のＳｉ基体に
対して低コンタクト抵抗を有する良好な電気的接続を得
ることがでいる。
また、前に第３図を用いて説明したように、上記Ｗ層の
気相成長に際して、成長ガス中のＷＦ６／ＳｉＨ，の比
率を１〜５の間で選択することにより、上記Ａ ｌ ／
Ｔ ｉ Ｎ ／ Ｗ電極配線層をＳＢＤ電極に用いた
際、Ｓｉに対して所望の高■ＦＳＩＩＤを有するショッ
トキ接合を形成することができる。
気相成長に際して、成長ガス中のＷＦ６／ＳｉＨ，の比
率を１〜５の間で選択することにより、上記Ａ ｌ ／
Ｔ ｉ Ｎ ／ Ｗ電極配線層をＳＢＤ電極に用いた
際、Ｓｉに対して所望の高■ＦＳＩＩＤを有するショッ
トキ接合を形成することができる。
以上の点から、本発明によれば、シリコンの吸上げによ
る接合破壊を生ぜずに低いコンタクト抵抗が確保され、
且つｎ型半導体基体上で高い■Ｆ□。を有するＳＢＤの
形成が可能な電極配線が形成される。
る接合破壊を生ぜずに低いコンタクト抵抗が確保され、
且つｎ型半導体基体上で高い■Ｆ□。を有するＳＢＤの
形成が可能な電極配線が形成される。
［発明の効果〕
以上説明のように本発明によれば、ｎ型半導体基板上で
高いＶＦＳ。を有するＳＢＤを形成することが出来、且
つ低コンタクトを有する電極配線層が形成できるので、
ＴＴＬ等のＳＢＤよりなるクランプダイオードを具備す
る半導体集積回路装置の性能向上に寄与するところが大
きい。
高いＶＦＳ。を有するＳＢＤを形成することが出来、且
つ低コンタクトを有する電極配線層が形成できるので、
ＴＴＬ等のＳＢＤよりなるクランプダイオードを具備す
る半導体集積回路装置の性能向上に寄与するところが大
きい。
第１図（ａ）〜げ）は本発明の方法の一実施例の工程断
面図、 第２図はＳＢＤのＶ Ｆ３ＢＩｌとＳＢＤ面積との関係
図、 第３図はＷＦ、とＳｉＨ，の流量比とＳＢＤのＶＦＳｌ
ｔｌとの関係図 である。 図において、 １はｐ型Ｓｉ基板、 ２Ａはｎ゛゛低抵抗埋没層、 ２Ｂはｎ型エピタキシャルＳｉ層、 ２Ｃはｎ゛型型紙抵抗引出層、 ３はＳｉＯ□膜、 ４Ａ、４Ｂは電極コンタクト窓、 ５はＳＢＤ電極、 ５ＡはＷ層若しくはＳｉを微量に含んだＷ層、５ＢはＴ
ｉＮ層、 ５ＣはＡｆ層 ６はコレクタ電極 を示す。
面図、 第２図はＳＢＤのＶ Ｆ３ＢＩｌとＳＢＤ面積との関係
図、 第３図はＷＦ、とＳｉＨ，の流量比とＳＢＤのＶＦＳｌ
ｔｌとの関係図 である。 図において、 １はｐ型Ｓｉ基板、 ２Ａはｎ゛゛低抵抗埋没層、 ２Ｂはｎ型エピタキシャルＳｉ層、 ２Ｃはｎ゛型型紙抵抗引出層、 ３はＳｉＯ□膜、 ４Ａ、４Ｂは電極コンタクト窓、 ５はＳＢＤ電極、 ５ＡはＷ層若しくはＳｉを微量に含んだＷ層、５ＢはＴ
ｉＮ層、 ５ＣはＡｆ層 ６はコレクタ電極 を示す。
Claims (3)
- （１）ｎ型半導体基体上の所定の領域に、ソースガスと
して６弗化タングステンを用い、還元ガスにモノシラン
を用いて、タングステン、若しくはシリコンを含んだタ
ングステンよりなるコンタクト層を形成する工程を含む
ことを特徴とする半導体装置の製造方法。 - （２）ｎ型半導体基体上の絶縁膜に電極コンタクト窓を
形成した後、該電極コンタクト窓の内面を含む該絶縁膜
上にタングステン、若しくはシリコンを含んだタングス
テンよりなるコンタクト層を堆積し、 次いで、該コンタクト層上にバリア層を堆積し、次いで
該バリア層上にアルミニウム、若しくはアルミニウムを
主成分とする合金よりなる電極配線層を堆積し、 次いで、該電極配線層、該バリア層及び該コンタクト層
を一括パターニングしてショットキーダイオード電極を
形成する工程を有する半導体装置の製造方法において、 前記タングステン、若しくはシリコンを含んだタングス
テン層よりなるコンタクト層の堆積を、ソースガスに６
弗化タングステンを用い、且つ還元ガスにモノシランを
用いた化学気相成長により行うことを特徴とする半導体
装置の製造方法。 - （３）前記タングステン若しくはシリコンを含んだタン
グステンよりなるコンタクト層の化学気相成長に際し、
該６弗化タングステンと該モノシランの混合比を、流量
比で５：１乃至１：１の範囲に制御し、前記ショットキ
ーダイオード電極によるショットキーバリアダイオード
の正方向立ち上がり電圧を制御することを特徴とする請
求項（１）記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10092890A JPH04765A (ja) | 1990-04-17 | 1990-04-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10092890A JPH04765A (ja) | 1990-04-17 | 1990-04-17 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04765A true JPH04765A (ja) | 1992-01-06 |
Family
ID=14287016
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10092890A Pending JPH04765A (ja) | 1990-04-17 | 1990-04-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04765A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4962880A (en) * | 1986-09-30 | 1990-10-16 | Showa Aluminum Kabushiki Kaisha | Method of forming a heat exchanger with components comprising an aluminum alloy containing reduced amounts of magnesium |
| JPH0722414A (ja) * | 1993-07-01 | 1995-01-24 | Nec Corp | 半導体装置の製造方法 |
| US6069335A (en) * | 1997-03-12 | 2000-05-30 | Mitsubishiki Denki Kabushiki Kaisha | Electric discharge machine |
-
1990
- 1990-04-17 JP JP10092890A patent/JPH04765A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4962880A (en) * | 1986-09-30 | 1990-10-16 | Showa Aluminum Kabushiki Kaisha | Method of forming a heat exchanger with components comprising an aluminum alloy containing reduced amounts of magnesium |
| JPH0722414A (ja) * | 1993-07-01 | 1995-01-24 | Nec Corp | 半導体装置の製造方法 |
| US6069335A (en) * | 1997-03-12 | 2000-05-30 | Mitsubishiki Denki Kabushiki Kaisha | Electric discharge machine |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100362751B1 (ko) | 반도체소자의콘택트홀및그형성방법 | |
| US3617824A (en) | Mos device with a metal-silicide gate | |
| US4337476A (en) | Silicon rich refractory silicides as gate metal | |
| JPH088224B2 (ja) | 集積回路のコンタクト及び内部接続線の形成方法 | |
| JPH0523055B2 (ja) | ||
| JPS6152584B2 (ja) | ||
| JPH0630359B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH06342802A (ja) | 高性能半導体装置及びその製造方法 | |
| JP4593115B2 (ja) | ＳｉＣＯＩ基板を備えたショットキーパワーダイオード、およびその製造方法 | |
| EP0472804B1 (en) | Copper germanium compounds capable of being produced at low temperature | |
| JPS6256670B2 (ja) | ||
| JPH04103170A (ja) | 半導体装置の製造方法 | |
| JPH04765A (ja) | 半導体装置の製造方法 | |
| JPH0845878A (ja) | 半導体装置の製造方法 | |
| JP3664793B2 (ja) | トランジスタの製造方法 | |
| JPH01209766A (ja) | 縦型電界効果トランジスタ及びその製造方法 | |
| US5084403A (en) | Method of manufacturing a semiconductor device including connecting a monocrystalline aluminum wire | |
| JP2001505368A (ja) | ショットキー接合を有する半導体装置の製造方法 | |
| JPH06204167A (ja) | 半導体装置の製造方法 | |
| JP2886174B2 (ja) | 半導体装置の製造方法 | |
| JPH0387061A (ja) | 半導体装置 | |
| JPS61174628A (ja) | 半導体装置の製造方法 | |
| JP2867537B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH0155585B2 (ja) | ||
| JPH03183126A (ja) | 半導体装置の製造方法 |