JPH01257359A - 回路基板 - Google Patents

回路基板

Info

Publication number
JPH01257359A
JPH01257359A JP63086119A JP8611988A JPH01257359A JP H01257359 A JPH01257359 A JP H01257359A JP 63086119 A JP63086119 A JP 63086119A JP 8611988 A JP8611988 A JP 8611988A JP H01257359 A JPH01257359 A JP H01257359A
Authority
JP
Japan
Prior art keywords
circuit pattern
substrate
board
circuit board
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63086119A
Other languages
English (en)
Inventor
Hidefumi Mifuku
御福 英史
Mitsuyuki Takada
高田 充幸
Yoshiyuki Morihiro
森広 喜之
Hayato Takasago
高砂 隼人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP63086119A priority Critical patent/JPH01257359A/ja
Publication of JPH01257359A publication Critical patent/JPH01257359A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、−側に露呈する多数のピンを備えた回路基板
に関する。
〔従来の技術〕
近年、LSIあるいはVLSIの多ピン化に伴い、例え
ばPG^(ピングリッドアレイ)パッケージやPGAマ
ルチチップモジュール等の回路基板が多用されている。
従来、この種の回路基板は、一方何にLSIチップを搭
載し、他方側に別の回路基板上に接続するグリッド状の
ピンを有してなり、第2図(特開昭57−18346号
公叩に開示)に示すように構成されている。これを同図
に基づいて説明すると、同図において、符号1で示すも
のは厚さ方向に貫通する多数の透孔2aを有する多数の
絶縁性セラミックス板(94%のアルミナ)2が積層し
てなる基板、3はこれら基板lの各絶縁性セラミックス
板2の表裏面に設けられ各々がタングステン製の導体4
を介して互いに接続する回路パターン(タングステン)
、5はこれら回路パターン3にニッケルめっき膜6.銀
系ろう材7を介して接続され前記基板lの裏側に露呈す
る金属ピンである。
次に、このように構成された回路基板を製造する方法に
ついて説明する。
先ず、絶縁性セラミックス板2となるグリーンシート(
未焼成のアルミナセラミックス)に金型(図示せず)に
よってスルーホール用の透孔2aを設ける0次に、この
透孔2a内およびグリーンシートの表裏面に導体4と回
路パターン3を印刷形成した後、多数の前記グリーンシ
ートを積層加圧して一体化する。そして、これを成形し
て弱還元性雰囲気(約1650℃の水素、窒素、水蒸気
の混合気)中で焼成(同時焼成)し、外部に露呈する回
路パターン(タングステンメタライズ)3にニッケルめ
っき膜6を形成してから銀系ろう材7によって金属ピン
5を接合する。
このようにして、多層の回路パターンをもつ基板を製造
することができる。
〔発明が解決しようとする課題〕
ところで、従来の回路基板においては、基板1上の回路
パターン3にニッケルめっき膜6.銀ろう材7を介して
金属ピン5を接合する構造であるため、製造工程が著し
く煩雑になるばかりか、銀ろう付けの使用によって基板
の使用材料が高耐熱性をもつものに限定され、コストが
嵩むという問題があった。また、回路パターン3と金属
ピン5との間にニッケルめっき膜6や銀系ろう材7が介
在しており、しかも絶縁性セラミックス板2との親和性
を考慮して導体4にガラス成分が含有するものであるた
め、それだけ導電通路の抵抗値が高くなり、近年のIC
の高速化に応じることができないという問題もあった。
さらに、金属ピン5の一端のみが絶縁性セラミックス板
2に接合するものであるため、その接合面積が小さくな
り、絶縁性セラミックス板2に対する金属ピン5の接合
強度が低下するという不都合があった。
本発明はこのような事情に鑑みなされたもので、製造コ
ストの低廉化を図ることができると共に、近年のICの
高速化に対応させることができ、かつ金属ピンの接合強
度を高めることができる回路基板を提供するものである
〔課題を解決するための手段〕
本発明に係る回路基板は、厚さ方向に貫通する多数のリ
ード挿入孔を有する絶縁性セラミックスからなる基板と
、この基板のリード挿入孔内に挿入固定されその一部が
基板の一方側に露呈する端子ピンとを備え、この端子ピ
ンに接続する回路パターンを基板の他方側に形成したも
のである。
〔作 用〕
本発明においては、端子ピンによって基板上の回路パタ
ーンと他の回路基板を接続することができる。
〔実施例〕
以下、本発明の構成等を図に示す実施例によって詳細に
説明する。
第1図は本発明に係る回路基板を示す断面図である。同
図において、符号11で示すものは厚さ方向に貫通する
多数のリード挿入孔12を有する基板で、全体が例えば
96%のアルミナセラミックス基板(Alx(h)によ
って形成されている。この基板11の一方側には、例え
ば銅等の金属材料からなる回路パターン13が前記リー
ド挿入孔12の開口部を閉塞するように形成されている
。 14はポリイミド系のプラスチックからなる絶縁体
で、前記基板ll上に前記回路パターン13を覆うよう
に設けられている。この絶縁体14上には、前記回路パ
ターン13に導体15を介して接続する回路パターン1
6が形成されている。17はその一部が前記基板11の
他方側に露呈する調合金製の入出力用端子ピンで、前記
リード挿入孔12の内部に挿入固定され、かつ前記両回
路パターン13.16のうち回路パターン13に直接接
続されている。
このように構成された回路基板においては、入出力端子
ピン17によって基板11上の回路パターン13と他の
回路基板(図示せず)を接続することができる。
したがって、本発明においては、入出力用端子ピン17
と回路パターン13との間に銀系ろう材等の導体が不要
になるから、製造工程の簡素化を図る・ことができると
共に、導電通路の抵抗値を下げることができ、かつ放熱
性を良好なものにすることができる。また、入出力用端
子ピン17がリード挿入孔12内に臨むことは、それだ
け基板11に対する接触面積を高めることができる。こ
の他、回路パターン13に対する入出力用端子ピン17
の直接接続によって経年変化による抵抗値の変化を抑制
することができるといった利点もある。
次に、本発明における回路基板を製造する方法について
説明する。
先ず、予め焼成された基板11に多数のリード挿入孔1
2を設ける。次に、これらリード挿入孔12内に基板1
1の一方側から入出力用端子ピン17を挿入固定した後
、基板11の他方側に写真製版法によって回路パターン
13を形成する。そして、この回路パターン13を絶縁
体14で被覆してから写真製版法等によって絶縁体14
に対して導体15と回路パターン16を形成する。
このようにして、回路基板11を製造することができる
なお、本実施例においては、多層の回路パターン13.
16をもつ回路基板11を製造する例を示したが、本発
明はこれに限定されるものではなく、−層の回路パター
ンをもつ回路基板にも適用可能である。
また、本実施例においては、基板11としてアルミナセ
ラミックス基板からなる場合を示したが、本発明は他の
材質をもつ絶縁性セラミックス基板を使用できることは
勿論である。
因に、本実施例においては、写真製版法によって基板1
1の上方に回路基板13.16を形成したから、パター
ンの微細化(本発明はl ine/5pace =20
 p m/20μm、従来は100 、uI11/10
0 pm )を図ることができる。
また、本発明においては、多層の回路パターンを形成す
る場合に同時焼成法によるものでないから、製造工程数
を削減することができる。
〔発明の効果〕
以上説明したように本発明によれば、厚さ方向に貫通す
る多数のリード挿入孔を有する絶縁性セラミックスから
なる基板と、この基板のリード挿入孔内に挿入固定され
その一部が基板の一方側に露呈する端子ピンとを備え、
この端子ピンに接続する回路パターンを基板の他方側に
形成したので、端子ピンによって基板上の回路パターン
と他の回路基板を接続することができる。したがって、
端子ピンと回路パターンとの間に従来必要とした銀系ろ
う材等の導体が不要になるから、製造工程の簡素化を図
ることができ、製造コストの低廉化を図ることができる
。また、端子ピンが回路パターンに直接接続することは
、それだけ導電通路の抵抗値を下げることができるから
、近年におけるICの高速化に対応させることができる
。さらに、端子ピンがリード挿入孔内に臨むことは、基
板に対する接触面積を高めることができるから、端子ピ
ンの接合強度を確実に高めることができる。
【図面の簡単な説明】
第1図は本発明に係る回路基板を示す断面図、第2図は
従来の回路基板を示す断面図である。 11・・・・基板、12・・・・リード挿入孔、13・
・・・回路パターン、17・・・・入出力用端子ピン。 代  理  人   大 岩 増 雄 第1図 12 F  4人3L       17 j  人出
n円#lI多ヒン第2図

Claims (1)

    【特許請求の範囲】
  1.  厚さ方向に貫通する多数のリード挿入孔を有する絶縁
    性セラミックスからなる基板と、この基板のリード挿入
    孔内に挿入固定されその一部が基板の一方側に露呈する
    端子ピンとを備え、この端子ピンに接続する回路パター
    ンを前記基板の他方側に形成したことを特徴とする回路
    基板。
JP63086119A 1988-04-06 1988-04-06 回路基板 Pending JPH01257359A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63086119A JPH01257359A (ja) 1988-04-06 1988-04-06 回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63086119A JPH01257359A (ja) 1988-04-06 1988-04-06 回路基板

Publications (1)

Publication Number Publication Date
JPH01257359A true JPH01257359A (ja) 1989-10-13

Family

ID=13877809

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63086119A Pending JPH01257359A (ja) 1988-04-06 1988-04-06 回路基板

Country Status (1)

Country Link
JP (1) JPH01257359A (ja)

Similar Documents

Publication Publication Date Title
JP2996510B2 (ja) 電子回路基板
US4202007A (en) Multi-layer dielectric planar structure having an internal conductor pattern characterized with opposite terminations disposed at a common edge surface of the layers
EP0987748A2 (en) Multilayered circuit board for semiconductor chip module, and method of manufacturing the same
JP2799472B2 (ja) 電子部品搭載用基板
US4193082A (en) Multi-layer dielectric structure
JPH10335823A (ja) 積層セラミック回路基板及びその製造方法
US5669136A (en) Method of making high input/output density MLC flat pack
JPS6175558A (ja) 混成集積回路装置
JPH08191186A (ja) 多層配線基板
JP2847949B2 (ja) 半導体装置
JPH02164096A (ja) 多層電子回路基板とその製造方法
JPS5996759A (ja) 半導体装置
JPH02222598A (ja) 半導体装置モジュール
JPH01302757A (ja) 基板集合シート
JP3015504B2 (ja) 半導体装置
JPS609146A (ja) リ−ドレスチツプキヤリア基板の形成方法
JPH04199697A (ja) 多層配線基板およびそれを用いた混成ic
JPH05326814A (ja) 電子回路素子搭載用リードフレーム
JPS6142159A (ja) 電子回路パツケ−ジ
JPH0424929A (ja) セラミックパッケージ
JPH0763109B2 (ja) セラミック回路基板の製造方法
JPS6094794A (ja) 多層配線基板
JPH0459778B2 (ja)
JPH04125994A (ja) セラミック多層基板およびその製造方法
JPS61147597A (ja) セラミック回路基板の製造方法