JPH01257392A - 多層混成集積回路装置 - Google Patents
多層混成集積回路装置Info
- Publication number
- JPH01257392A JPH01257392A JP1030631A JP3063189A JPH01257392A JP H01257392 A JPH01257392 A JP H01257392A JP 1030631 A JP1030631 A JP 1030631A JP 3063189 A JP3063189 A JP 3063189A JP H01257392 A JPH01257392 A JP H01257392A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- hybrid integrated
- connection
- circuit boards
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims description 13
- 239000011889 copper foil Substances 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 125000006850 spacer group Chemical group 0.000 abstract description 10
- 238000005452 bending Methods 0.000 abstract description 2
- 239000011810 insulating material Substances 0.000 abstract description 2
- 229920003002 synthetic resin Polymers 0.000 abstract description 2
- 239000000057 synthetic resin Substances 0.000 abstract description 2
- 229910052802 copper Inorganic materials 0.000 abstract 1
- 239000010949 copper Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/144—Stacked arrangements of planar printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
Landscapes
- Coupling Device And Connection With Printed Circuit (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は、混成集積回路基板が積層されかつ、夫々の混
成集積回路基板を離間し、前記夫々の基板の内側に接続
用電極が設けてなる多層混成集積回路装置に関する。
成集積回路基板を離間し、前記夫々の基板の内側に接続
用電極が設けてなる多層混成集積回路装置に関する。
（口〉従来の技術
第４図は、従来の混成集積回路装置を示す断面図である
（特開昭５８−１５９３６２号参照）。
（特開昭５８−１５９３６２号参照）。
従来による多層混成集積回路に於いて、（１）は混成集
積回路基板、（２）は枠体の離間材、（３）は外部リー
ドである。この構造では別々の混成集積回路基板（１）
に別個の工程で所望の回路素子を付着し、外部リード（
３）を電極パッド（図示せず）に固着した後、枠状の離
間材（２）で両基板（１）（１）を一体化するものであ
る。
積回路基板、（２）は枠体の離間材、（３）は外部リー
ドである。この構造では別々の混成集積回路基板（１）
に別個の工程で所望の回路素子を付着し、外部リード（
３）を電極パッド（図示せず）に固着した後、枠状の離
間材（２）で両基板（１）（１）を一体化するものであ
る。
（ハ）発明が解決しようとする課題
上述した従来の混成集積回路技術では、基板の外にリー
ドが導出しているので電気ショート及びリードの曲折が
生じることもある。
ドが導出しているので電気ショート及びリードの曲折が
生じることもある。
（ニ）問題点を解決するための手段
本発明は、上述した点に鑑みて為されたものであり、第
１及び第２の混成集積回路基板の相対する一主面に設け
られた回路素子と、前記第１及び第２の混成集積回路基
板の対向する同一辺に、各々内部から延在される導電路
で形成された接続電極と、前記第１及び第２の混成集積
回路基板を離間し、かつ、前記接続用電極を枠外に配置
する枠体とを備え、前記鋼箔より形成された接続用電極
を外部回路との接続用のコネクタ端子として用いて解決
する。
１及び第２の混成集積回路基板の相対する一主面に設け
られた回路素子と、前記第１及び第２の混成集積回路基
板の対向する同一辺に、各々内部から延在される導電路
で形成された接続電極と、前記第１及び第２の混成集積
回路基板を離間し、かつ、前記接続用電極を枠外に配置
する枠体とを備え、前記鋼箔より形成された接続用電極
を外部回路との接続用のコネクタ端子として用いて解決
する。
（＊）作用
この様に本発明に依れば、第１及び第２の混成集積回路
基板の夫々の周端部に銅箔よりなる接続用電極を設け、
その接続用電極を外部回路との接続用のコネクタ端子と
して用いることにより、従来のリード端子を必要としな
いリード端子レスの接続構造が行える。
基板の夫々の周端部に銅箔よりなる接続用電極を設け、
その接続用電極を外部回路との接続用のコネクタ端子と
して用いることにより、従来のリード端子を必要としな
いリード端子レスの接続構造が行える。
（へ）実施例
第１図は本発明の実施例を示す斜視分解図、第２図は本
実施例の断面図であり、（５０）は混成集積口°路装置
、（１０）（２０）は混成集積回路基板、（１１）（２
１）は金属基板、（１２） （２２）は絶縁層、（１３
）（２３）は導電路、（１４）（２４）は接続用電極、
（１５）（２５）は接着層、（１６）（２６）はメモリ
チップ、（３０）は枠体、（３１）はガイド部、（３２
）は段部、（３３）はスペーサ一部、（３４）は離間部
、（３５〉はコネクタ一部である。
実施例の断面図であり、（５０）は混成集積口°路装置
、（１０）（２０）は混成集積回路基板、（１１）（２
１）は金属基板、（１２） （２２）は絶縁層、（１３
）（２３）は導電路、（１４）（２４）は接続用電極、
（１５）（２５）は接着層、（１６）（２６）はメモリ
チップ、（３０）は枠体、（３１）はガイド部、（３２
）は段部、（３３）はスペーサ一部、（３４）は離間部
、（３５〉はコネクタ一部である。
第１の混成集積回路基板（１０）において、金属基板（
１１）としてはアルミニウムが用いられ、その表面には
陽極酸化によって絶縁層（１２）が形成きれている。そ
の絶縁層（１２）上には接着性を有するエポキシ等の絶
縁樹脂Ｗ！（図示しない）を介して銅箔が貼着され、そ
の銅箔を所定のパターンにエツチングすることによって
導電路（１３）が形成される。
１１）としてはアルミニウムが用いられ、その表面には
陽極酸化によって絶縁層（１２）が形成きれている。そ
の絶縁層（１２）上には接着性を有するエポキシ等の絶
縁樹脂Ｗ！（図示しない）を介して銅箔が貼着され、そ
の銅箔を所定のパターンにエツチングすることによって
導電路（１３）が形成される。
この導電路（１３）は金属基板（１１）の−側辺周端部
に延在され、その端部は接続用電極（１４）となる。
に延在され、その端部は接続用電極（１４）となる。
第２の混成集積回路基板（２０）は、第１の混成集積回
路基板（１０）と同様に形成され、導電路（２３）は、
第１の混成集積回路基板（１０〉の接続用電極（１４）
と同一辺に延在され、第１の混成集積回路基板（１０〉
と同様に接続用電極（２４）が形成されている。
路基板（１０）と同様に形成され、導電路（２３）は、
第１の混成集積回路基板（１０〉の接続用電極（１４）
と同一辺に延在され、第１の混成集積回路基板（１０〉
と同様に接続用電極（２４）が形成されている。
夫々の導電路（１３）（２３）上には複数のトランジス
タ、ＩＣ，メモリＩＣ（１６）等の複数の回路素子が付
着されている。メモリーチップ（１６）（２６）は金属
基板（１１）（２１）の上に配置することにより放熱性
が優れ、基板当り８〜１０個のメモリーチップ（１６〉
（２６）が高密度に実装できる。またメモリーチップ（
１６）（２６）としては、ダイナミックＲＡＭ及び、ス
タティックＲＡＭを用い所定の導電路上に固着されてい
る。
タ、ＩＣ，メモリＩＣ（１６）等の複数の回路素子が付
着されている。メモリーチップ（１６）（２６）は金属
基板（１１）（２１）の上に配置することにより放熱性
が優れ、基板当り８〜１０個のメモリーチップ（１６〉
（２６）が高密度に実装できる。またメモリーチップ（
１６）（２６）としては、ダイナミックＲＡＭ及び、ス
タティックＲＡＭを用い所定の導電路上に固着されてい
る。
第１及び第２の混成集積回路基板（１０）（２０）は枠
′体（３０）によって所定間隔離間配置される。その枠
体（３０）は合成樹脂等の絶縁物で形成され、ガイド部
（３１）、段部（３２）及び、スペーサ一部（３３）を
有し、その断面はＴ型状である。
′体（３０）によって所定間隔離間配置される。その枠
体（３０）は合成樹脂等の絶縁物で形成され、ガイド部
（３１）、段部（３２）及び、スペーサ一部（３３）を
有し、その断面はＴ型状である。
第１、第２混成集積回路基板（１０）（２０）が、はめ
込まれる背面及び上面の夫々において、段部（３２）及
び、スペーサ一部（３３）の表面は同一面となり、スペ
ーサ一部（３３）は第１及び第２の混成集積回路基板（
１０）（２０＞との離間部（３４）を保っている。ガイ
ド部（３１）は第１及び第２混成集積回路基板（１０）
（２０）をはめ込む際の位置規制をするものである。
込まれる背面及び上面の夫々において、段部（３２）及
び、スペーサ一部（３３）の表面は同一面となり、スペ
ーサ一部（３３）は第１及び第２の混成集積回路基板（
１０）（２０＞との離間部（３４）を保っている。ガイ
ド部（３１）は第１及び第２混成集積回路基板（１０）
（２０）をはめ込む際の位置規制をするものである。
枠体（３０）の段部（３２〉及びスペーサ一部（３３）
の表面に接着シートを張り、第１混成集積回路基板（１
０）の接続用電極（１４）が設けられた一辺と枠体（３
０）のスペーサ一部（３３）とを接続用電極が枠外にで
るように一致させ枠体く３０）に挿入する。さらに第２
混成集積回路基板（２０）の接続用電極が設けられた一
辺と枠体（３０）のコネクタ一部（３３）を接続用電極
が枠外にでるように一致させ、夫々内側主面が対向する
ように挿入し枠体（３０）を介して接着Ｊｌ（１５）（
２５）により接着される。
の表面に接着シートを張り、第１混成集積回路基板（１
０）の接続用電極（１４）が設けられた一辺と枠体（３
０）のスペーサ一部（３３）とを接続用電極が枠外にで
るように一致させ枠体く３０）に挿入する。さらに第２
混成集積回路基板（２０）の接続用電極が設けられた一
辺と枠体（３０）のコネクタ一部（３３）を接続用電極
が枠外にでるように一致させ、夫々内側主面が対向する
ように挿入し枠体（３０）を介して接着Ｊｌ（１５）（
２５）により接着される。
枠体（３０）より外側に導出され基板（１０）（２０）
の周端部に形成された銅箔よりなる接続用電極（１４）
（２４）は外部回路との接続を行うためのコネクタ端子
として用いられる。即ち、接続用電極（１４）（２４）
上には従来の如き、リード端子が固着されず、直接第３
図に示す様な外部接続用の外部コネクター（４０）が挿
入配置きれ、外部コネクター（４０）の周辺に設けられ
た外部リードと接続用電極（１４）（２４）、即ち、コ
ネクタ端子とが接続されるものである。
の周端部に形成された銅箔よりなる接続用電極（１４）
（２４）は外部回路との接続を行うためのコネクタ端子
として用いられる。即ち、接続用電極（１４）（２４）
上には従来の如き、リード端子が固着されず、直接第３
図に示す様な外部接続用の外部コネクター（４０）が挿
入配置きれ、外部コネクター（４０）の周辺に設けられ
た外部リードと接続用電極（１４）（２４）、即ち、コ
ネクタ端子とが接続されるものである。
斯る本発明に依れば、第１及び第２の混成集積回路基板
の夫々の周端部に銅箔よりなる接続用電極を設け、その
接続用電極を外部回路との接続用のコネクタ端子として
用いることにより、従来のリード端子を必要としないリ
ード端子レスの接続構造が行える。
の夫々の周端部に銅箔よりなる接続用電極を設け、その
接続用電極を外部回路との接続用のコネクタ端子として
用いることにより、従来のリード端子を必要としないリ
ード端子レスの接続構造が行える。
（ト）発明の効果
以上に詳述した如く本発明に依れば、混成集積回路基板
に外部リードが無いので、取り扱いが容易になり、端子
間のショートを防ぐこともできる。
に外部リードが無いので、取り扱いが容易になり、端子
間のショートを防ぐこともできる。
また、基板が金属基板なので外力に対して割れることも
なく耐久性が良く、チャージの蓄積による高電圧の発生
から保護することができ、さらに外部からのノイズを防
ぐことができる。よって基板に高密度のメモリチップの
実装が容易に行なえる。
なく耐久性が良く、チャージの蓄積による高電圧の発生
から保護することができ、さらに外部からのノイズを防
ぐことができる。よって基板に高密度のメモリチップの
実装が容易に行なえる。
第１図は本発明の実施例を示す斜視分解図、第２図は本
実施例の断面図、第３図は本発明の使用例を示す斜視図
、第４図は従来例を示す断面図である。 （５０）・・・混成集積回路装置、 （１０）（２０）
・・・混成集積回路基板、 （１１）（２１）・・・金
属基板、 （１２）（２２）・・・絶縁層、 （１３）
（２３）・・・導電路、 （１４）（２４）・・・接続
用電極、 （１５）（２５）・・・装着層、 （１６）
（２６）・・・メモリチップ、（３０）・・・枠体、
（３１）・・・ガイド部、（３２）・・・段部、 （３
３）・・・スペーサ一部、 （３４）・・・離間部、
（３５）・・・コネクタ一部、 （４ｏ）・・・外部コ
ネクター。
実施例の断面図、第３図は本発明の使用例を示す斜視図
、第４図は従来例を示す断面図である。 （５０）・・・混成集積回路装置、 （１０）（２０）
・・・混成集積回路基板、 （１１）（２１）・・・金
属基板、 （１２）（２２）・・・絶縁層、 （１３）
（２３）・・・導電路、 （１４）（２４）・・・接続
用電極、 （１５）（２５）・・・装着層、 （１６）
（２６）・・・メモリチップ、（３０）・・・枠体、
（３１）・・・ガイド部、（３２）・・・段部、 （３
３）・・・スペーサ一部、 （３４）・・・離間部、
（３５）・・・コネクタ一部、 （４ｏ）・・・外部コ
ネクター。
Claims (2)
- １．第１及び第２の混成集積回路基板と、該第１及び第
２の混成集積回路基板の相対する一主面に設けられた回
路素子と、前記第１及び第２の混成集積回路基板の対向
する同一辺に、各々内部から延在される銅箔よりなる導
電路で形成された接続用電極と、前記第１及び第２の混
成集積回路基板を離間し前記接続用電極を枠外に配置す
る枠体とを備え、 前記銅箔より形成された前記接続用電極を外部回路との
接続用のコネクタ端子として用いることを特徴とする多
層混成集積回路装置。 - ２．前記第１及び第２の混成集積回路基板は金属基板で
あることを特徴とする請求項１記載の多層混成集積回路
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1030631A JPH01257392A (ja) | 1989-02-08 | 1989-02-08 | 多層混成集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1030631A JPH01257392A (ja) | 1989-02-08 | 1989-02-08 | 多層混成集積回路装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60007817A Division JPS61166149A (ja) | 1985-01-18 | 1985-01-18 | 多層混成集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01257392A true JPH01257392A (ja) | 1989-10-13 |
Family
ID=12309196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1030631A Pending JPH01257392A (ja) | 1989-02-08 | 1989-02-08 | 多層混成集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01257392A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03155184A (ja) * | 1989-11-14 | 1991-07-03 | Tdk Corp | プリント基板回路の立体組立構造体及びその製造方法 |
-
1989
- 1989-02-08 JP JP1030631A patent/JPH01257392A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03155184A (ja) * | 1989-11-14 | 1991-07-03 | Tdk Corp | プリント基板回路の立体組立構造体及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3011233B2 (ja) | 半導体パッケージ及びその半導体実装構造 | |
| JP4058642B2 (ja) | 半導体装置 | |
| KR860000188B1 (ko) | 혼성집적회로 부품 및 그 부착 방법 | |
| CN114026685A (zh) | 电子装置以及电子装置的安装结构 | |
| KR920000076B1 (ko) | 반도체장치 | |
| JPH0529537A (ja) | 半導体モジユール構造 | |
| JP3656861B2 (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
| JP2001015629A (ja) | 半導体装置及びその製造方法 | |
| JP2504486B2 (ja) | 混成集積回路構造 | |
| JPS61166149A (ja) | 多層混成集積回路装置 | |
| JPH01257392A (ja) | 多層混成集積回路装置 | |
| JPH01257391A (ja) | 多層混成集積回路装置 | |
| JP2876789B2 (ja) | 半導体モジュール | |
| JP2545964B2 (ja) | 磁気抵抗効果素子 | |
| JPH0519974Y2 (ja) | ||
| JP2771575B2 (ja) | 混成集積回路 | |
| JPH0445253Y2 (ja) | ||
| JPH0793402B2 (ja) | 半導体装置 | |
| JPH0442937Y2 (ja) | ||
| JP2879503B2 (ja) | 面実装型電子回路装置 | |
| JPS61166148A (ja) | 多層混成集積回路装置 | |
| JPH02110990A (ja) | 混成集積回路 | |
| JPH02130992A (ja) | 混成集積回路 | |
| JPH02130952A (ja) | 混成集積回路 | |
| JPH0639483Y2 (ja) | 混成集積回路 |